El Consorcio CXL ha
introducido un nuevo estándar abierto: Compute Express Link (
CXL ). Ayudará a organizar la comunicación de alta velocidad entre el procesador y otros dispositivos: GPU, FPGA y memoria. CXL 1.0 se basa en la interfaz PCIe 5.0, que
se espera que sea la especificación
este año . Hablemos de los detalles técnicos y análogos de la solución.
/ Wikimedia / CINECA / CC BY¿Por qué necesitabas un nuevo estándar?
La necesidad de procesar y cifrar grandes cantidades de datos, el desarrollo de sistemas de inteligencia artificial y algoritmos de MO han llevado a un aumento en la popularidad de las soluciones heterogéneas. En ellos, los procesadores de uso general trabajan junto con aceleradores: procesadores gráficos, FPGA y chips ASIC. Cada componente se especializa en una tarea específica, que mejora el rendimiento del sistema.
Cuando se procesan grandes cantidades de datos (por ejemplo, en centros de datos), los canales para el intercambio de información entre componentes heterogéneos a veces se convierten en un "cuello de botella". Para
minimizar las demoras , el consorcio CXL (que incluye proveedores en la nube y desarrolladores de equipos para centros de datos) introdujo el estándar Compute Express Link.
Lo que se sabe sobre el estándar
Se basa en la interfaz PCI Express 5.0, diseñada para conectar componentes del servidor. Esto significa que el estándar
admitirá el ancho de banda entre elementos informáticos de hasta 128 GB / s en 16 líneas. En este caso, se utilizará una codificación económica de 128b / 130b,
implementada en PCI Express 3.0.
Esquemáticamente, la conexión se puede representar de la siguiente manera:
CXL
tiene tres métodos de interfaz. El primero es el modo de E / S para transmitir comandos y actualizar los estados del dispositivo. El segundo es el protocolo de memoria para compartir RAM entre el host y el acelerador. El tercero es una interfaz que garantizará la coherencia de la memoria.
Sobre qué escribimos en un blog corporativo:
Potencial y desventajas
El bus PCIe 5.0 está especialmente diseñado para resolver problemas que requieren un rendimiento máximo, trabajando con procesadores gráficos, tecnologías de red y sistemas altamente cargados. Por lo tanto, los desarrolladores de CXL esperan que el nuevo estándar tenga demanda entre los institutos de aprendizaje automático y los operadores de centros de datos. Dado que la tecnología está "
mejorada " para GPU, FPGA, ASIC y otros aceleradores, lo más probable es que no se use en la arquitectura de las PC de los usuarios.
La comunidad de TI es de la opinión de que el nuevo estándar puede no ser ampliamente adoptado. Dado que hay
suficientes estándares y especificaciones similares en la industria, por ejemplo, CCIX y GenZ (hablaremos de ellos a continuación). La adaptación generalizada del estándar puede verse obstaculizada por su modelo de distribución. Aunque Compute Express Link es un estándar abierto, solo los
miembros del consorcio tienen acceso a su especificación completa. Y aunque no está claro si competirán entre sí en el mercado después del lanzamiento.
/ Wikimedia / BiomedNMR / CC BY-SANormas similares
Como mencionamos anteriormente, CXL tiene varios análogos, incluidos GenZ y CCIX.
La especificación del bus GenZ,
llamada "posible sucesor de PCIe", se
lanzó en febrero de 2018. Alrededor de cincuenta grandes empresas de TI participaron en su desarrollo. El propósito de crear el estándar no difiere de los objetivos de CXL: aumentar la velocidad del intercambio de datos entre el procesador, la memoria y las tarjetas gráficas.
Los representantes del consorcio
argumentan que Gen-Z omite la limitación de comunicación punto a punto que está
presente en PCIe y accede a la memoria directamente. La especificación ya está lista y
es de dominio público en el sitio web del consorcio.
CCIX es otro
consorcio que
incluye corporaciones eminentes. La primera
especificación del estándar del mismo nombre
se lanzó en el verano de 2018. Se basa en PCIe 4.0, que permite alcanzar un rendimiento de 25 GB / s.
El concepto de arquitectura basado en la primera especificación CCIX ya fue implementado por Xilinx en su
chip Versal FPGA . En un futuro cercano, otros actores del mercado también planean presentar CCIX, algunos de ellos ya han
presentado implementaciones de prueba.
El futuro de la norma.
Al menos dos consorcios ya están
por delante de CXL en velocidad de desarrollo de especificaciones. Sin embargo, existe la posibilidad de que las ventajas del estándar PCIe 5.0 ayuden a CXL a adelantarse a la competencia y convertirse en el estándar de la industria para los fabricantes de procesadores y sistemas heterogéneos. Los dispositivos basados en esta tecnología
ayudarán a acelerar el trabajo con datos en el centro de datos y la nube, y encontrarán aplicación en el desarrollo de sistemas de inteligencia artificial y soluciones de HPC.
Qué más leer en nuestro blog sobre Habré: