AMD anuncia su arquitectura de chip 3D para ponerse al día con Intel Foveros 3D


Intel Foveros 3D

Dado que la Ley de Moore ya no se aplica, los dise√Īadores de chips deben buscar otras formas de mejorar el rendimiento. Una tecnolog√≠a adecuada para esto se llama apilamiento de chips 3D. Esta es una arquitectura de pila tridimensional de chips, en cuyo desarrollo Intel es el l√≠der. Hace dos meses, Intel present√≥ la arquitectura 3D de Foveros : una estructura tridimensional, que incluye una tecnolog√≠a de proceso de 10 nm, un chip de E / S y conexiones el√©ctricas verticales TSV (Through Silicon Via) en el centro del chip, y un chip de memoria en la parte superior del chip completo.

En la conferencia de computación de alto rendimiento Rice Oil and Gas HPC, AMD aseguró que estaba trabajando en su propia versión de la arquitectura de chips 3D.

Forrest Norrod, vicepresidente senior y gerente general, dijo que la compa√Ī√≠a est√° desarrollando varias tecnolog√≠as para aumentar los retornos y evitar los problemas asociados con la terminaci√≥n de la Ley de Moore y las consecuencias de detener el crecimiento de la densidad del transistor y la frecuencia de reloj. Estas son consecuencias inevitables de los fabricantes que se acercan al l√≠mite donde el tama√Īo del transistor es de solo unos pocos √°tomos (el tama√Īo de un √°tomo de silicio es de 0.2 nan√≥metros). El crecimiento de la potencia de la computadora en los √ļltimos a√Īos no se debe tanto a un aumento en la velocidad inform√°tica, sino a un aumento en el paralelismo.

Al igual que otras compa√Ī√≠as, AMD ha enfrentado una limitaci√≥n en el √°rea del chip de aproximadamente 700 mm¬≤ y se ve obligado a desarrollar una arquitectura 3D. La compa√Ī√≠a ya est√° adoptando este enfoque, colocando la memoria HBM2 al lado del sustrato GPU, es decir, est√° en el mismo caso que el procesador. Pero en el futuro, la compa√Ī√≠a planea pasar a un apilamiento 3D m√°s avanzado.

Norrod dijo que AMD est√° trabajando en colocar SRAM y DRAM directamente sobre los componentes inform√°ticos (como procesadores y GPU) para proporcionar a√ļn m√°s ancho de banda y rendimiento.


Samsung Polaris

Este enfoque difiere de las implementaciones habituales de paquete a paquete (PoP), que simplemente colocan dos casos terminados uno encima del otro, como lo demostr√≥ Norrod usando el chip Samsung Polaris como ejemplo. En este ejemplo, el gabinete DRAM est√° conectado a trav√©s de dos filas adicionales de conectores BGA que rodean el chip base. Estos conectores BGA transfieren datos entre dos chips. Al igual que con cualquier dise√Īo est√°ndar, la l√≥gica est√° en la parte inferior de la pila debido a la necesidad de m√°s conectores, pero los dos cristales no est√°n conectados directamente. Por lo tanto, el enfoque de PoP proporciona la m√°xima densidad, pero esta no es la opci√≥n m√°s r√°pida.

En el verdadero apilamiento 3D, dos chips (en este caso, memoria y procesador) están ubicados uno encima del otro y conectados por conexiones TSV verticales que los conectan directamente. Estas conexiones TSV transfieren datos entre los cristales a la velocidad más alta posible y generalmente se encuentran en el centro del chip, como vimos con Intel Foveros 3D. Este emparejamiento directo mejora el rendimiento y reduce el consumo de energía (todo el movimiento de datos requiere energía, pero las conexiones directas optimizan el proceso). El apilamiento 3D también aumenta la densidad.

Norrod no entr√≥ en detalles sobre los proyectos en desarrollo, pero esto puede resultar ser un cambio fundamental en el dise√Īo del procesador AMD.

La nueva tecnología 3D Intel Foveros puede ser un momento decisivo para la industria, por lo que no es sorprendente escuchar que AMD se está moviendo en esta dirección, escribe Tom's Hardware .

Hasta el momento, no hay detalles técnicos sobre la tecnología de apilamiento 3D de AMD, aparte de lo que Forrest Norrod dijo en una presentación titulada Working Beyond Moore's Law, vea el video a continuación.


¬ŅQu√© otras alternativas hay para volver a la curva de crecimiento exponencial predicha por Gordon Moore? No hay una respuesta √ļnica para esta pregunta. La industria de los semiconductores est√° experimentando con materiales que pueden usarse en lugar de silicio. Algunos materiales semiconductores III-V pueden operar a voltajes m√°s bajos y a frecuencias m√°s altas que el silicio , pero no hacen que los √°tomos sean m√°s peque√Īos o m√°s lentos. Todav√≠a se aplican restricciones f√≠sicas.

La pregunta sigue siendo c√≥mo se enfriar√°n los futuros chips 3D. ¬ŅC√≥mo enfriar efectivamente tal chip cuando la energ√≠a se distribuye a trav√©s de √©l? El microcircuito no podr√° transferir energ√≠a a todos los circuitos simult√°neamente sin sobrecalentamiento. Probablemente tendr√° que mantener algunas partes desconectadas la mayor parte del tiempo y suministrar energ√≠a a cada parte solo durante el uso.

Source: https://habr.com/ru/post/444252/


All Articles