En la arquitectura de las plataformas x86 surgieron dos flujos, que se complementan mutuamente. Según una versión, es necesario avanzar hacia la integración en un solo chip de recursos informáticos y de control. El segundo enfoque es la distribución de responsabilidades: el procesador está equipado con un bus productivo que forma un ecosistema escalable periférico. Forma la base de la topología lógica del sistema Intel C620 para plataformas de alto nivel.
La diferencia fundamental con el chipset Intel C610 anterior es expandir el canal de comunicación del procesador con los periféricos que forman parte del chip PCH mediante el uso de enlaces PCIe junto con el bus DMI tradicional.
Echemos un vistazo más de cerca a las innovaciones del puente sur de Intel Lewisburg: ¿qué enfoques evolutivos y revolucionarios han ampliado sus poderes en la comunicación con los procesadores?
Cambios evolutivos en la comunicación CPU-PCH
Como parte del enfoque evolutivo, el principal canal de comunicación entre la CPU y el puente sur, que es el bus DMI (interfaz de medios directos), recibió soporte para el modo PCIe x4 Gen3 con un rendimiento de 8.0 GT / S. Anteriormente, en el Intel C610 PCH, el procesador y la lógica del sistema se comunicaban en modo PCIe x4 Gen 2 con 5.0 GT / S de ancho de banda.
Comparación de la funcionalidad lógica del sistema Intel C610 y C620Tenga en cuenta que este subsistema es mucho más conservador que los puertos PCIe integrados en el procesador, generalmente utilizados para conectar GPU y unidades NVMe, donde PCIe 3.0 se ha utilizado durante mucho tiempo y se planea la transición a PCI Express Gen4.
Cambios revolucionarios en la comunicación CPU-PCH
Los cambios revolucionarios incluyen la adición de nuevos canales de comunicación PCIe CPU-PCH, llamados enlaces ascendentes adicionales. Físicamente, estos son dos puertos PCI Express que funcionan en los modos PCIe x8 Gen3 y PCIe x16 Gen3, ambos son 8.0 GT / S.
Para la interacción de la CPU y la Intel C620 PCH, se utilizan 3 buses: DMI y dos puertos PCI Express¿Por qué necesitaba revisar la topología de comunicación existente con el Intel C620? Primero, se pueden integrar hasta 4x controladores de red 10GbE con funcionalidad RDMA con PCH. En segundo lugar, una nueva y más rápida generación de coprocesadores con tecnología Intel QuickAssist (QAT) es responsable de encriptar el tráfico de red e intercambiar con el subsistema de almacenamiento, brindando soporte de hardware para compresión y encriptación. Y, por último, el "motor de la innovación": el
motor de la
innovación , que estará disponible solo para los OEM.
Escalabilidad y flexibilidad
Una propiedad importante es la capacidad de seleccionar opcionalmente no solo la topología de conexión PCH, sino también las prioridades de los recursos internos del chip en el acceso a los canales de comunicación de alta velocidad con los procesadores centrales. Además, en el modo especial EPO (modo EndPoint Only), la conexión PCH se lleva a cabo en el estado de un dispositivo PCI Express normal que contiene recursos de 10 GbE e Intel QAT. Al mismo tiempo, la interfaz DMI clásica, así como una serie de subsistemas heredados que se muestran en negro en el diagrama, están deshabilitados.
Arquitectura interna de Intel C620 PCHTeóricamente, esto hace posible utilizar más de un chip Intel C620 PCH en el sistema, ampliando la funcionalidad de 10 GbE e Intel QAT de acuerdo con los requisitos de rendimiento. Al mismo tiempo, las funciones heredadas que solo se necesitan en una sola copia solo se pueden habilitar en uno de los chips PCH instalados.
Entonces, la última palabra en el diseño pertenecerá al desarrollador de la plataforma, actuando sobre la base de factores tecnológicos y de marketing de acuerdo con el posicionamiento de cada producto específico.