Componentes de hardware del MPS a bordo del luchador de ataque unificado F-35

Las prioridades de la aviación militar moderna se centran en una conciencia situacional de alta calidad, por lo que el caza moderno es un enjambre de sensores de alta tecnología. La información de estos sensores es recopilada, procesada y presentada al usuario por un sistema de microprocesador (MPS) incorporado. Ayer, se usaron híbridos HPEC (incluyendo CPU, GPU y FPGA) para implementarlo. Hoy, para su implementación, se utilizan sistemas SoC de un solo chip, que, además de ensamblar todos los componentes en un conjunto de chips, también organizan una red intra-chip (NoC) como alternativa a la red troncal tradicional de transmisión de datos. Mañana, cuando los sistemas SoC se vuelvan aún más maduros, se espera la llegada de la nanoelectrónica polimórfica, lo que dará un aumento significativo en la productividad y reducirá la tasa de obsolescencia.

Introduccion

Si en la era de los combatientes de cuarta generación los indicadores de superioridad en el combate eran la alta velocidad y el consumo económico de energía, entonces en la era de los combatientes de quinta generación la superioridad del combate se mide, en primer lugar, por la calidad de la conciencia situacional. [6] Por lo tanto, un luchador moderno es un enjambre volador de todo tipo de sensores de alta tecnología, que proporciona un total de "conciencia situacional de 360 ​​grados". [5] La recopilación de información de estos sensores, su procesamiento y el rendimiento digerible para el piloto requieren una enorme potencia informática.

Todos estos cálculos deben realizarse a bordo, ya que la intensidad total del flujo de datos de entrada de todo el enjambre de sensores (cámaras de video, radares, sensores ultravioleta e infrarrojos, lidar, sonar, etc.) excede el ancho de banda de los canales externos de comunicación de alta velocidad al menos 1000 veces. [2] El procesamiento de señal a bordo también es atractivo porque permite al piloto recibir información relevante en tiempo real.

Por "digestibilidad de la presentación" se entiende que toda la información, por muy heterogénea que sea, debe sintetizarse en una única "imagen teatral de hostilidades", [9] cuya interpretación no debe convertirse en una tarea analítica desconcertante (como lo era en la antigüedad). modelos de combate, donde el piloto tenía que monitorear simultáneamente una docena de pantallas).

Sistema integrado de alto rendimiento.

La responsabilidad de esta producción teatral, o para decirlo de manera más formal, la responsabilidad de resolver esta compleja tarea difícil recae en el MPS integrado, que además del alto rendimiento también debería proporcionar un nivel suficientemente bajo de SWaP (tamaño, peso y consumo de energía), que en sí mismo es un "problema permanente". ". [8] Hoy, una solución popular (pero no la más avanzada) a este respecto es el uso de tres procesadores diversos ubicados en un paquete: CPU, GPU y FPGA. El nombre establecido para este híbrido es HPEC (Sistema integrado de alto rendimiento). [2] La clave para ello, un híbrido, de una implementación exitosa es la arquitectura reflexiva del MPS, que toma las mejores características de cada procesador y evita sus debilidades. El objetivo de la arquitectura HPEC es lograr el efecto de sinergia, cuando el rendimiento del sistema híbrido final excede significativamente el rendimiento total de sus componentes. T.O. La arquitectura híbrida combina varios tipos diferentes de procesadores en un solo paquete. La idea es que si usa las fortalezas de cada componente individual, puede construir un sistema HPEC avanzado, lo que resultará en un rendimiento sorprendente, y su bebé será un bebé SWAP. [10] Consideremos con más detalle cada uno de los tres componentes de la arquitectura HPEC.

Ejemplo híbrido de HPEC

La ventaja de FPGA es que los algoritmos se implementan en él en hardware, y tal implementación, como saben, siempre es más rápida. Además, operando a velocidades de reloj relativamente bajas del orden de cientos de MHz, los FPGA pueden realizar decenas de miles de cálculos por ciclo de reloj y aún consumen mucha menos energía que las GPU. FPGA también es difícil de competir en tiempo de respuesta (cientos de nanosegundos frente a una docena de microsegundos que la GPU puede proporcionar). También vale la pena señalar que los FPGA modernos tienen la capacidad de reconfigurarse dinámicamente: pueden reprogramarse sobre la marcha (sin reiniciar ni detenerse), para adaptar los algoritmos a las condiciones operativas cambiantes. Por lo tanto, FPGA (por ejemplo, Xilinx) es bueno para el procesamiento primario de los datos recibidos de los sensores. Tamiza la información en bruto proveniente de los sensores y pasa a un flujo útil más comprimido. FPGA es indispensable aquí, porque un flujo de datos homogéneo, cuyo procesamiento también es fácil de paralelizar, es exactamente la tarea donde FPGA es el líder del género.

Los FPGA son actualmente el núcleo de los subsistemas más críticos del MPS a bordo de la aviación militar: una computadora de control a bordo, un sistema de navegación, pantallas de cabina, sistemas de frenado, reguladores de temperatura y presión de cabina, dispositivos de iluminación y unidades de control de motores de aeronaves. [14] Los FPGA también son el núcleo de las comunicaciones de red a bordo, los sistemas de guía electroópticos y otros tipos de computación intensiva intensiva en recursos para "módulos de aviónica integrados" (IMA) a bordo de un "caza de ataque unificado" (JSF), como el F-35. [5]

GPU (por ejemplo, Nvidia Tesla): buena para el procesamiento paralelo de algoritmos con matemática intensiva y coma flotante. Lo hace mejor que FPGA y CPU. El diseño paralelo masivo de la GPU, que consta de varios cientos de núcleos, le permite procesar algoritmos paralelos mucho más rápido que la CPU. FPGA también es bueno en el procesamiento paralelo, por supuesto, pero no en lo que respecta a las operaciones de punto flotante. FPGA por sí solo no sabe cómo hacerlos, mientras que la GPU moderna proporciona un billón de operaciones de punto flotante por segundo, lo que, por ejemplo, es muy útil para tareas como unir varias transmisiones de video de gigapixel.

Una CPU multinúcleo (por ejemplo, Intel Core i7) es buena para el procesamiento cognitivo.

Por lo tanto, tomando las mejores características de todos los procesadores y evitando sus debilidades, puede lograr una potencia informática extraordinaria. Además, se pueden incluir otros procesadores especializados en HPEC para lograr un rendimiento aún mayor. Por ejemplo, para resolver los problemas de un sistema de navegación a bordo, se puede usar PPU (Unidad de procesamiento de física): un acelerador de hardware de cálculos físicos optimizado para trabajar con la dinámica de sólidos, líquidos y cuerpos blandos, para la detección de colisiones, para el análisis de elementos finitos, para analizar fallas de objetos y etc. [11] Otros ejemplos de procesadores especializados son un acelerador de hardware para el procesamiento de señales de radar [1] y un acelerador de hardware para el análisis de gráficos, [12] que será indispensable para el procesamiento de "grandes datos". En el futuro previsible, debido a la reducción en el costo del hardware y la simplificación del proceso de su desarrollo, se espera la aparición de una amplia variedad de aceleradores de hardware, que complementarán el "sistema periódico de computación de elementos primarios", [10] debido a lo cual el proceso alquímico de diseño de ingeniería será aún más efectivo.

Reducir MPS en un chipset

Entonces, analizamos la arquitectura HPEC, que puede proporcionar un alto rendimiento con un nivel bastante bajo de SWaP. Sin embargo, a este respecto hay una solución más avanzada: el concepto de SoC, cuya esencia es colocar todo el sistema de microprocesador en un conjunto de chips . SoC combina la capacidad de programación del procesador con la capacidad de configuración del hardware FPGA, proporcionando un nivel inigualable de rendimiento, flexibilidad y escalabilidad del sistema.

Un cambio significativo en este aspecto hacia el componente de software hace posible crear sistemas multifuncionales con capacidades cada vez mayores y un tamaño y costo cada vez menores. El uso de componentes reprogramables también permite actualizaciones más baratas y rápidas de sistemas heredados, sin la necesidad de actualizaciones de hardware con cada mejora incremental en su arquitectura, lo cual es especialmente importante para la industria militar.

Un sistema SoC típico incluye:

• microcontrolador, CPU multinúcleo o núcleo DSP;
• bloques de memoria, con una opción de: ROM, RAM, EEPROM y flash;
• temporizadores, incluidos generadores y bucles de fase bloqueada;
• dispositivos periféricos, incluidos contadores de tiempo, temporizadores en tiempo real, generadores de encendido y reinicio;
• interfaces externas, incluidas las comunes: USB, FireWire, Ethernet, USART y SPI;
• interfaces analógicas, incluidos bloques DAC y ADC;
• reguladores de voltaje y circuitos de administración de energía;
• buses de transmisión de datos a través de los cuales todos los bloques anteriores intercambian información;
• Controladores DMA ubicados entre interfaces externas y memoria, que le permiten intercambiar datos sin pasar por el núcleo del procesador, lo que aumenta el rendimiento de SoC.

La nueva tendencia en una integración de SoC a tan gran escala, cuyo colmo fue la creciente popularidad de los procesadores de ocho núcleos, es la "red intra-chip" (NoC). Este concepto sugiere abandonar los buses de transferencia de datos tradicionales y reemplazarlos con una red dentro del chip . Por ejemplo, Arteris Inc utiliza el concepto NoC para administrar el tráfico dentro del chip y las señales de control de intercambio, lo que resulta en un aumento significativo en el rendimiento. [7]

SoC System Architecture por Arteris Inc

Conclusión

Resumiendo la revisión de los sistemas de alto rendimiento en general, y de SoC en particular, como su representante más popular en la actualidad, podemos decir que la evolución del factor de forma pequeño de los sistemas informáticos integrados tuvo lugar tan rápidamente, y su impacto en la arquitectura y las capacidades del sistema es tan vasto. que los ingenieros de diseño pueden tardar años en integrar este concepto de chip único de última generación en sus soluciones. Además, dado que los esfuerzos para desarrollar sistemas SoC apuntan en gran medida a que el hardware quede obsoleto lo más lentamente posible, tienden a dominar los componentes reprogramables. Por lo tanto, hay razones para creer que la nanoelectrónica del mañana tendrá la capacidad de personalizarse completamente, como resultado de lo cual la frontera entre el diseño del hardware y el software se borrará por completo. [7] De hecho, tal evento marcará el comienzo de una nueva era: la nanoelectrónica polimórfica, que combina características tan conflictivas como la flexibilidad a nivel de software y la aceleración de hardware de alto rendimiento. Esto permitirá a los desarrolladores tomar de sus arquitecturas de software y hardware existentes solo sus mejores características, y sus debilidades no son algo que ignorar (como se hace al diseñar una arquitectura HPEC), y en principio no se incluirán en el diseño final del dispositivo. Al mismo tiempo, la probabilidad de lograr el efecto de sinergia (que se discutió en la discusión de la arquitectura HPEC) aumenta significativamente. Sin duda, jugará un papel clave en la mejora de la calidad de la conciencia situacional, que, como se dijo al comienzo del artículo, es hoy la clave de la superioridad militar. No solo en el espacio aéreo, sino en el resto del "teatro de operaciones".