El embalaje de chips desempeña un papel crítico, aunque no tan notable, en la fabricación de productos electrónicos. Al ser la interfaz física entre el procesador y la placa base, el empaquetado es el enlace de transmisión para las señales eléctricas y la alimentación. Cuanto mayores sean los requisitos para el procesador, más difícil será el problema del empaque.
En este artículo hablaremos brevemente sobre las últimas tecnologías de empaque presentadas literalmente este mes y mostraremos
diapositivas pequeños videos de presentación.
Por lo tanto, el empaque no es solo el último paso en el proceso de fabricación de un procesador, es uno de los objetos de innovación. La tecnología avanzada de empaquetado le permite combinar elementos informáticos heterogéneos creados con diversas tecnologías, mientras que el rendimiento se mantiene al nivel de un sistema de un solo chip y su tamaño es mucho mayor. Estas tecnologías cambian drásticamente toda la arquitectura del sistema, aumentando su rendimiento y eficiencia.
Estas son las innovaciones en el empaque que Intel le dijo al mundo en la conferencia
SEMICON West en San Francisco en julio.
Co-EMIB. Las tecnologías Intel EMIB y Foveros utilizan interconexiones de alta densidad para proporcionar un alto rendimiento con bajo consumo de energía; De esta forma, se logra una alta densidad de E / S.
Spoiler sobre EMIB y FoverosLa tecnología Embedded Multi-die Interconnect Bridge (EMIB) le permite combinar bloques hechos de diferentes procesos tecnológicos en un solo producto. En el caso de EMIB, la estructura de SoC no implica el uso de un sustrato (intercalador). Al usarlo, los módulos SoC conectan puentes de silicio, lo que le permite crear compuestos de cristal-cristal de alta densidad solo cuando sea necesario.
Intel Foveros es la primera tecnología de matriz lógica volumétrica de la industria. Proporciona una mayor flexibilidad en comparación con una tecnología similar con una placa posterior pasiva. Un sistema de caja única se puede dividir en un mayor número de bloques, que se encuentran en una segunda capa en la parte superior del chip base, en el que se forman los bloques de entrada-salida, SRAM y circuitos de alimentación.
Co-EMIB permite la interconexión de dos o más elementos Foveros con el rendimiento de un sistema de un solo chip. A diferencia de las tecnologías de la competencia, no se requiere un chip de unión adicional para Co-EMIB.
ODI (interconexión omnidireccional) proporciona una flexibilidad aún mayor en las comunicaciones entre elementos de embalaje. El chip principal puede interactuar con otros chiplets de la misma manera que cuando se usa EMIB. La interacción también puede ocurrir verticalmente a través de transiciones de silicio, a través de vías de silicio (TSV) con el cristal base a continuación, como en Foveros. ODI utiliza grandes puentes verticales para entregar energía al cristal superior desde la base. Los TSV más grandes tienen menos resistencia, proporcionando una fuente de alimentación más confiable y menos latencia. Además, este enfoque reduce la cantidad de TSV necesarios, liberando espacio para elementos activos y ahorrando espacio de embalaje.
MDIO (Multi-Die I / O) , una interfaz entre los cristales, se basa en el bus de interfaz avanzada (AIB). Esta tecnología le permite implementar un enfoque modular para el diseño del sistema, incorporando una biblioteca de conjuntos de chips de propiedad intelectual. MDIO proporciona una mejor eficiencia energética, así como el doble de velocidad por pin y densidad de ancho de banda. La siguiente tabla compara MDIO con la tecnología anterior y un competidor de TSMC.
Estas tecnologías se pueden usar juntas. Los veremos en las próximas generaciones de Intel SoC.