рд╕рд░реНрдЧреЗрдИ рд╕реНрдХреЛрд░реЛрдмреЛрдЧрд╛рдЯреЛрд╡, рдЬрд┐рдиреНрд╣реЛрдВрдиреЗ рд╣рд╛рд▓ рд╣реА
рдореЗрдВ рдПрдХ рдЪреАрдиреА FPGA рдЪрд┐рдк рдореЗрдВ рдПрдХ рдкрд┐рдЫрд▓реЗ рджрд░рд╡рд╛рдЬреЗ рдХреА рдЦреЛрдЬ рдХреА , рдиреЗ рдПрдИрдПрд╕ рдХреБрдВрдЬреА рдХреЛ рд╕рдлрд▓рддрд╛рдкреВрд░реНрд╡рдХ рд╣рдЯрд╛ рджрд┐рдпрд╛, рдЬрд┐рд╕реЗ 0.01 рд╕реЗрдХрдВрдб рдореЗрдВ рдПрдХ рдПрдХреНрдЯрд▓ / рдорд┐рдХреНрд░реЛрд╕рд┐рдорд┐ рдкреНрд░реЛрдХреНрд╕реА 3 рд╕реИрдиреНрдп-рдЧреНрд░реЗрдб FPGA рдкрд░ "рдЕрддреНрдпрдзрд┐рдХ рд╕реБрд░рдХреНрд╖рд┐рдд" рдФрд░ "рд▓рдЧрднрдЧ рдЕрдЯреВрдЯ" рдХреЗ рд░реВрдк рдореЗрдВ рдЪрд┐рд╣реНрдирд┐рдд рдХрд┐рдпрд╛ рдЧрдпрд╛ рд╣реИред
рдПрдХ рддреАрд╕рд░реЗ рдкрдХреНрд╖ рдХреЗ рдЪреИрдирд▓ рд╡рд┐рд╢реНрд▓реЗрд╖рдг рд╡рд┐рдзрд┐ рдЬрд┐рд╕реЗ рдкрд╛рдЗрдкрд▓рд╛рдЗрди рдЙрддреНрд╕рд░реНрдЬрди рд╡рд┐рд╢реНрд▓реЗрд╖рдг (PEA) рдХрд╣рд╛ рдЬрд╛рддрд╛ рд╣реИ рдХрд╛ рдЙрдкрдпреЛрдЧ рдХрд┐рдпрд╛ рдЧрдпрд╛ рдерд╛ред
рдпрд╣ рдЕрдкрдиреЗ рдЖрдк рдореЗрдВ рдПрдХ рдирдИ рд╡рд┐рдзрд┐ рдирд╣реАрдВ рд╣реИ, рдмрд▓реНрдХрд┐ рд▓рд╣рд░ рд╡рд┐рд╢реНрд▓реЗрд╖рдг рдХрд╛ рдПрдХ рдмреЗрд╣рддрд░ рд╕реБрдзрд╛рд░ рддрд░реАрдХрд╛ рд╣реИред
рдпрд╣ рд╡рд┐рдзрд┐, рдЬреИрд╕рд╛ рдХрд┐
рдУрд╕реЗрд▓реЙрдЯ рд╕реБрдЭрд╛рд╡ рджреЗрддрд╛ рд╣реИ, рдХрд╛ рдЙрдкрдпреЛрдЧ рд╣рд╕реНрддрдХреНрд╖реЗрдк рдФрд░ рд╣рд╕реНрддрдХреНрд╖реЗрдк рдХрд╛ рдЙрдкрдпреЛрдЧ рдХрд░рддреЗ рд╣реБрдП рдПрдлрдкреАрдЬреАрдП рдкрд░ рдПрдИрдПрд╕ рдХреЗ рдХрд╛рд░реНрдпрд╛рдиреНрд╡рдпрди рдкрд░ рд╣рдорд▓рд╛ рдХрд░рдиреЗ рдХреЗ рд▓рд┐рдП рдХрд┐рдпрд╛ рдЬрд╛рддрд╛ рд╣реИред
рд╡рд┐рд╡рд░рдг (рдкреАрдбреАрдПрдл)