नैनोइलेक्ट्रॉनिक के लिए स्व-इकट्ठे 3 डी संरचनाएं

एमआईटी इंजीनियरों ने एक बहुलक के साथ लेपित सिलिकॉन सब्सट्रेट पर 15 एनएम की मोटाई के साथ तारों के स्व-संयोजन की एक नई विधि का आविष्कार किया है। 15 एनएम की मोटाई सबसे छोटे आधुनिक चिप्स में घटकों के आकार से दो गुना अधिक है। इस प्रकार, माइक्रोक्रिस्किट्स के आगे लघुकरण के लिए सड़क खुलती है।

यद्यपि अन्य प्रयोगों में 15 एनएम तार प्राप्त किए गए थे, यह पहली बार था कि एमआईटी के इंजीनियर कई परतों (दो में) में एक 3 डी संरचना डिजाइन करने में सक्षम थे।



तार स्व-विधानसभा की चरण-दर-चरण प्रक्रिया को चित्रण और वीडियो में दिखाया गया है। एक सिलिकॉन सब्सट्रेट पर, इलेक्ट्रॉन लिथोग्राफी द्वारा 10 एनएम मोटी लघु स्तंभों का एक ग्रिड बनाया जाता है। यह इलेक्ट्रॉनिक लिथोग्राफी के लिए धारावाहिक उपकरणों पर भी किया जा सकता है, जो इंटेल, टीएसएमसी और अन्य कंपनियों के कारखानों में स्थापित है।

वे एक ब्लॉक कॉपोलीमर के साथ लेपित होते हैं, जो इसके गुणों में लंबे बेलनाकार संरचनाओं में कर्ल जाता है। स्तंभों के बीच की दूरी की सही गणना करने के बाद, आप आवश्यक आकार और मोटाई के तारों को बनाने के लिए ब्लॉक कोपॉलीमर को "प्रोग्राम" कर सकते हैं, और माइक्रोकिरिट की सतह के साथ उनके लिए एक मार्ग भी बिछा सकते हैं। कॉलम संपत्तियों को एक के लिए नहीं, बल्कि तारों की दो परतों के लिए सेट करते हैं, जो आपको जटिल 3 डी-कॉन्फ़िगरेशन बनाने की अनुमति देता है। प्रत्येक परत की संरचना पर पूर्ण नियंत्रण बनाए रखते हुए, भविष्य में, आप तीन-परत कॉन्फ़िगरेशन पर स्विच करने का प्रयास कर सकते हैं।



यह सब-माइक्रोन इलेक्ट्रॉनिक सर्किट बनाने के लिए एक बहुत ही महत्वपूर्ण तकनीक है। MIT के शोधकर्ताओं का कहना है कि वे एक साल के भीतर पहला काम करने योग्य इलेक्ट्रॉनिक उपकरण बनाने का इरादा रखते हैं।