🙌🏿 🎯 🙍🏼 نماذج أسيك على FPGA 🦁 👨‍🍳 🌠

تطوير الرقائق معقد ومكلف ويستغرق وقتًا طويلاً. وسعر أي خطأ مرتفع للغاية. بعد صنع الكريستال مع التصحيحات والتحديثات ، لا يمكن إصلاح أي شيء. لذلك ، فإن التحقق من المخططات المصممة في مرحلة التطوير دقيق للغاية. لكل كتلة وظيفية ، تكتب اختبارات الكتلة في جميع أوضاع التشغيل وغير التشغيل. بعد دمج الكتلة في الدائرة العامة ، يتم إجراء اختبارات النظام على كيفية عمل هذه الكتلة كجزء من النظام. تدور جميع الاختبارات باستمرار في اختبار الانحدار. حتى أن هناك علامة غير رسمية على مستوى اختبار أقل أو أقل قبولًا - عندما يكون مقدار رمز الاختبار 10 أضعاف كمية رمز الوحدة التي يتم اختبارها. لكن كل هذه الاختبارات لا تعطي الشعور بأن الدائرة قابلة للحياة ، لأن أي محاكاة هي سلوك الدائرة لمئات المللي ثانية كحد أقصى.ولكن في الحياة ، يجب أن تعمل الدائرة مئات الآلاف من الساعات. بحثت ذات مرة عن فشل عندما فقدت 1 أو 2 بايت لكل 1 غيغابايت من المعلومات المرسلة ولم تجد أي اختبارات وظيفية هذه المشكلة. ولم يظهر هذا الخطأ إلا على النموذج الأولي FPGA للرقاقة المستقبلية. حول هذه النماذج الأولية التي قمنا بها وما يجري في العالم ، سيخبرنا هذا المقال.

النموذج الأولي للرقائق المستقبلية على FPGA هو الطريقة الوحيدة لاختبار كيفية عمل الدائرة في مهام العالم الحقيقي في وقت أقل. يسمح لك النموذج الأولي بتصحيح البرنامج والحصول على خصائص الأداء الأولية وغير ذلك الكثير. لدى FPGA الحديثة كمية كبيرة بما فيه الكفاية من الموارد لهذه المهام. على سبيل المثال ، يمكنك بنفسك تنفيذ كمبيوتر كامل بمعالج Intel 8086 على اللوحة الأم مع FPGA مقابل 300 دولار .

2004 سنة

لسوء الحظ ، لم يتم العثور على أول نموذج أولي في رواسب مجلسنا مع الهياكل العظمية ، لكنه كان وشاحًا صغيرًا يعتمد على Xilinx Spartan3-400 (XC3S400). 400 يعني عدد الآلاف من مكافئات الصمامات المتاحة للمطور لإنشاء دائرته. كان سعر المنديل حوالي 50 دولارًا وسمح له بتطبيق متحكم بسيط 8 بت مع كل الذاكرة وتردد 40 ميجاهرتز. يتألف النموذج الأولي من حقيقة أن وحدة التحكم الدقيقة المطورة الموجودة عليه قد تومض LED.

2005 سنة

تم تطوير اللوحة الخاصة للنموذج الأولي بالفعل ليس كتجربة ، ولكن كمرحلة ذات مغزى من المشروع. تم تطبيق FPGA Xilinx Spartan3-1000 بالفعل. أولئك. تم توفير مليون صمام لنا بالفعل ، وعمل متحكم التصميم المصمم بأقصى تردد له يبلغ 48 ميجاهرتز. وفي هذه اللوحة ، تمكنت من التقاط 2 بايت المفقودة لكل غيغابايت. كان سعر المجلس حوالي 200 دولار.

2007 سنة

بالنسبة إلى وحدة التحكم الدقيقة الجديدة 32 بت ، كان من الواضح أن مليون صمام قد لا تكون كافية. لذلك ، تم تطوير لوحة أم جديدة تعتمد على Xilinx Spartan3-5000 ، بفضلها أصبحت 5 ملايين بوابة متاحة. كان سعر اللوحة ما يقرب من 500 دولار ، ولفترة طويلة أصبح هذا المجلس هو السعر الرئيسي للنماذج الأولية الجديدة. على أساسها ، لم يتم اختبار وحدات التحكم الدقيقة فقط ، ولكن أيضًا العديد من الدوائر الدقيقة المتخصصة المتخصصة. كان الميكروكونترولر الذي تم تصميمه في FPGA يعمل بالفعل بتردد مخفض يبلغ 20 ميجاهرتز ، على الرغم من أنه في السليكون كان يعمل بترددات 100 ميجاهرتز وحتى 150 ميجاهرتز.

النموذج الأولي لميكروكونترولر 32 بت:

النموذج الأولي لبطاقة الفيديو (للأسف لم يتم إطلاق المشروع ، ولكن RTL النهائي ينتظر في الأجنحة):

النموذج الأولي لمحول إيثرنت رباعي الاتجاهات مع أجهزة إرسال واستقبال مدمجة:

2010 سنة

عند تطوير متحكم مزدوج النواة (32 بت RISC + 16 بت DSP الأساسية) ، وصلنا أخيرًا إلى المستوى عندما كان 5 ملايين غير كافٍ بالفعل. لكن تطبيق FPGA لتكوينات مقطوعة مختلفة للدوائر الصغيرة المستقبلية جعلت من الممكن اختبار تشغيلها. على سبيل المثال ، باعوا نواتين (RISC + DSP) مع مجموعة مبتورة من الأجهزة الطرفية أو قلب واحد (RISC) ، ولكن المحيط بأكمله.

سنة 2012

يتطلب المشروع الجديد لوحة جديدة ، لأن المقدار المطلوب من الذاكرة الداخلية لنواة DSP الجديدة 32 بت تجاوز بالفعل السعة المتاحة في أكبر Spartan FPGA. اضطررت إلى التحول إلى FPGAs الأكثر تكلفة وتعقيدًا. كان وقت المشروع محدودًا ، وقرر إيجاد حل جاهز. وقع الاختيار على متن الطائرة من INREVIUM مع الأكبر في ذلك الوقت FPGA Xilinx Virtex-6 XC6VLX760.

وعلى الرغم من زيادة عدد البوابات المكافئة إلى 8 ملايين فقط ، إلا أن حجم ذاكرة الكتلة المدمجة زاد من 2 ميجابت إلى 25 ميجابت.
من المرجح أيضًا أن الخيار حدد أن تكلفة الرسم تم الاحتفاظ بها على موقع مكتب التمثيل الألماني في ذاكرة التخزين المؤقت لـ Google ، وعلمنا أنها ستكلف 18 ألف دولار قبل التوقيع على أي اتفاقية عدم الإفشاء. وبتكلفة شريحة FPGA واحدة فقط بقيمة 15 ألف دولار ، أدى ذلك إلى إزالة أي أسئلة حول تطوير المنتدى الخاص بك. عادة ما تكلف اللوحات التسلسلية لمثل هذه FPGAs الكبيرة مثل تكلفة FPGA نفسها أو أكثر تكلفة قليلاً.
جلب شراء اللوحة أيضًا الكثير من المعرفة المثيرة للاهتمام ، على سبيل المثال ، كان موزعنا المحلي مقتنعًا بأن هذه اللوحة تكلف 40 ألف دولار بما في ذلك الشحن ، وبشكل عام فإنها تخاطر كثيرًا بالدفع المسبق بنسبة 100 ٪ من جانبنا. في النهاية ، تم شراء 3 من هذه اللوحات بدون وسطاء ، والآن يتم استخدامها لوضع نماذج معالجات DSP الخاصة بنا.

عام 2013

بالنسبة إلى وحدة التحكم الدقيقة الجديدة المتخصصة 32 بت ، فقد تقرر أن تحاول إنشاء لوحك الخاص. أولاً ، يجب على مطوري الوحدات على FPGA أن يتطوروا ولا يخافوا من استخدام الدوائر المصغرة الأكثر تكلفة من سياراتهم الشخصية ، وثانيًا ، كان لدى أحد الموزعين العديد من Virtex-6 XC6VLX550T في المخزون وقدم لهم بخصم كبير. إن FPGA LX550T أصغر بخطوة من LX760 (حوالي 30٪ أقل من الصمامات) ، لكن السعر النهائي للوحات ، مع الأخذ في الاعتبار التطوير ، كان حوالي 8 آلاف دولار فقط. تم تجميع 6 ألواح. لم نخطط لتوزيعها على العملاء ، ولكن تم تنظيمها لوصول المطورين إليها عبر الإنترنت. نفذ المجلس العديد من الحلول المثيرة للاهتمام. على سبيل المثال ، تم تحميل ملفات البرامج الثابتة على اللوحة كما في جهاز MassStorage في بطاقة SD خاصة ، ثم تم تحميلها منها في FPGA.في المجموع ، يمكن أن تحتوي البطاقة على ما يصل إلى 10 برامج ثابتة مختلفة ، ومن خلال برنامج إدارة خاص ، يمكنك اختيار البرنامج الذي تستخدمه في الوقت الحالي. كما نفذت وسائل حماية مختلفة "من الأحمق" ، حتى لا تحرق شريحة باهظة الثمن عن طريق الخطأ. يتيح لك كل هذا العمل مع هذه اللوحات عن بُعد وآمن وثقة بها حتى للطلاب. يعمل MK المصمم في FPGA بتردد 40 ميجاهرتز.

اللوحة نفسها (نموذج أولي متحكم 32 بت متخصص ثنائي النواة):

نموذج أولي لشريحة متخصصة لمستشعرات التحويل من زاوية إلى رمز:

لسوء الحظ ، تحتوي هذه اللوحة على العديد من العوائق: تم تحديد موصلات سيئة لتوصيل وحدات إضافية ، ولكن نصف المشكلة ، نسينا إصلاحها فتحات بالقرب من الموصلات ، ويتم الاحتفاظ بالوحدات في الواقع فقط في الموصلات. من أجل الوصول إلى بعض عناصر التحكم على اللوحة الرئيسية ، عليك معرفة وحدات التوسع.

الخبرة المحلية

ولكن ماذا عن مطوري الرقائق المخصصة الأخرى؟ على سبيل المثال ، استخدم MCST ، عند وضع نموذج أولي لـ VLSI 1891VM6Ya (R-1000 ، معالج رباعي النواة مع بنية 64 بت SPARC v.9) ، لوحة متخصصة مع 10 Altera Stratix II FPGAs (4 x EP2S180 + 5 x EP2S130 + 1 x EP2S90). يمكن تقدير إجمالي حجم البوابات المنطقية للنظام بـ 20 مليونًا ،

والآن تبلغ تكلفة شريحة EP2S180 حوالي 8 آلاف دولار. لذا فإن تكلفة رقائق FPGA فقط في النموذج الأولي تتجاوز 50 ألف دولار.
للحصول على نموذج أولي لمعالج Elbrus-4C + ، كانت هناك حاجة بالفعل إلى 21 Altera Stratix IV EP4SE820 ودوائر دقيقة يبلغ إجمالي حجمها 100 مليون صمام (على الرغم من أن MCST نفسها تستشهد برقم 750 مليون) وتكلف حوالي 200 ألف دولار. في نفس الوقت ، تردد عمل النموذج الأولي هو 9 ميجاهرتز.

الخبرة الخارجية

يتم الآن تقديم حلول متخصصة للنماذج الأولية FPGA من قبل الشركات المتخصصة في تطوير أدوات CAD للإلكترونيات الدقيقة ، على الرغم من أنه يمكن العثور على وحدات مناسبة للنماذج الأولية في شركات أخرى. تمتلك Intel و IBM نماذج أولية FPGA ، ولكن لا يتم الإعلان عن خصائصها ، ولا تعرفهما دائرة واسعة إلا عندما يكون النموذج الأولي قديمًا بالفعل.

يقدم Cadence منصة النماذج الأولية السريعة الخاصة المبنية على Altera Stratix-4 EP4SE820 FPGA. في الحد الأدنى من التكوين ، تتكون المنصة من اثنين (بحجم إجمالي يبلغ 10 مليون صمام) ، وبحد أقصى ستة FPGAs (بحجم يصل إلى 30 مليون صمام). سعر شريحة واحدة EP4SE820 اليوم هو $ 10K.

النظام الجديد من Cadence يسمى Protium ويستند إلى Xilinx Virtex-7 XC7V2000T ويسمح لك بالتنفيذ من 25 مليون في اثنين من FPGA إلى 100 مليون صمام في ثمانية. تبلغ تكلفة شريحة XC7V2000T الآن حوالي 20 ألف دولار. أولئك. سيكلف Protium المجهز بالكامل 160 ألف دولار على الأقل.

بالإضافة إلى أدوات التطوير ، تقدم Aldec أيضًا منصة لنماذج FPGA الأولية لـ HES-7.

يوجد ما يصل إلى ستة Xilinx Virtex-7 XC7V2000T أو UltraSacle XCVU440 على لوحة واحدة. في حالة تنفيذ الوحدة بناءً على FPGA UltraSacle XCVU440 ، يصل إجمالي عدد البوابات إلى 158 مليونًا. وباستخدام لوحة إضافية ، يمكنك تجميع 24 شريحة FPGA في وحدة واحدة والحصول على 633 مليون بوابة. تبلغ تكلفة شريحة XCVU440 الآن 49 ألف دولار. ويتجاوز الحد الأقصى للتكلفة الإجمالية لجميع FPGAs 1M $.

ولدى سينوبسيس على الأرجح أكبر خبرة في تطوير منصات لنماذج FPGA الأولية. استندت نماذجهم المبكرة على FPGA Virtex-6 (HAPS-60) ، ثم Virtex-7 (HAPS-70). أحدث تطوير لها ، HAPS-80 ، في وحدة واحدة يحتوي على واحد إلى أربعة Xilinx UltraScale XCVU440 FPGAs.

يمكن دمج الوحدات الجاهزة في رف واحد. وفي هذه الحالة ، يبلغ الحجم الإجمالي القياسي 1.6 مليار صمام.
عند استخدام FPGA واحد ، يصل الحد الأقصى للتردد إلى 300 ميجاهرتز ، عند استخدام الأجهزة المجاورة في وحدة واحدة إلى 100 ميجاهرتز ، عند استخدام عدة وحدات ، يتم تقليل التردد إلى 30 ميجاهرتز.

وبالتالي ، مع وجود 3.5 مليون دولار تقريبًا لشراء FPGAs ، يمكنك تجميع منصة مناسبة للنماذج الأولية Intel Xeon E7. حسنًا ، أو انتظر 20 عامًا ، عندما ينخفض سعر FPGA لهذا الحجم إلى بضع مئات من الدولارات.

نماذج أسيك على FPGA