ليست هذه هي السنة الأولى التي تبحث فيها مجموعة ويلسون للأبحاث عن اتجاهات FPGA و ASIC. وفقًا للبحث ، يمكنك تحديد العوامل الرئيسية للتطور والتغيير التي تحدث في عالم المنطق القابل للبرمجة.
البذور
في حبري ، وفي مكان آخر ، لا تجد في كثير من الأحيان معلومات حول تحليلات سوق تطوير FPGA. ليس من الواضح ما هو وكيف يتغير ، على الرغم من أنه قد يبدو أن هناك الكثير من التغييرات والاهتمام بالسوق. الناس بعيدون عن FPGAs وسمعوا عن شراء Altera بواسطة Intel.
فلماذا لا توجد معلومات؟ تم تصميم هذا المنشور لإصلاح كل شيء وتحقيق النظام والوضوح في صفوف الأجهزة.
ومازال يحاول إنهاء الهوليفر بين أنصار Verilog / SystemVerilog و VHDL. مرحى!
ومع ذلك ... إليك النقاط الرئيسية في FPGA ، إذا كنت بحاجة إلى ASIC - فهناك روابط لمصادر في التذييل. إذا كان هناك الكثير من الاهتمام - يمكنك كتابة منشور منفصل.
لنبدأ
معظم المشاركين في الاستقصاء هم مصممو إلكترونيات (مصمم أجهزة) ، ومهندسو تحقق (مهندس verificarion).
كشفت الدراسة عن وجود اتجاه لزيادة عدد المعالجات المدمجة في مشاريع FPGA منذ عام 2014 (ارتفعت من 56٪ إلى 59٪).
الزيادة لا تكاد تذكر. ومن الواضح لماذا. تضيف المشاريع التي تستخدم معالجات مدمجة تعقيدًا للتحقق بسبب تفاعلات الأجهزة والبرامج ، بالإضافة إلى الحاجة إلى تنفيذ واجهات معقدة.
ينمو سوق SoC FPGAs القابلة للبرمجة مثل ZYNQ من Xilinx و Arria / Cydone من Altera (Intel) و SmartFusion من Microsemi. تم تبسيط تنفيذ المشاريع باستخدام معالج متكامل بشكل كبير وتم الآن إصدار 36٪ من مشروعات FPGA على هذه الشرائح.
إلى جانب ذلك ، تتزايد حصة المشاريع التي تستخدم واجهات موحدة على شريحة بدلاً من تلك الخاصة. يرجع نمو AMBA إلى حقيقة أن المعالج المدمج ، كقاعدة عامة ، هو معالج ARM. نعم ، والمعيار مفتوح.
الآن عن التحقق
تم تخصيص 48٪ من الوقت المستغرق في المشروع للتحقق. هذه القيمة تنمو. لذا ، على سبيل المثال ، في عام 2014 ، استغرقت عملية التحقق 46٪ ، وفي عام 2012 - 43٪ من وقت المشروع.
إذا نظرت إلى متوسط الوقت الذي يقضيه مهندسو التحقق في مختلف المهام المتعلقة بمشروع معين ، فسوف نرى أنهم يقضون معظم الوقت في البحث عن الأخطاء وإصلاحها. كقاعدة ، تختلف هذه المرة بشكل كبير من مشروع إلى آخر.
ستساعد البيانات التالية في شرح للمدير لماذا لم تكمل المشروع في الوقت المحدد :)
إذا أكملت مشروعك لفترة أعلى مرة ونصف من المخطط ، فستكون بعيدًا عن الاستثناء (سيتم تسليم كل مشروع العاشر بهذه الطريقة تقريبًا).
خلال أو قبل الموعد النهائي ، تم الانتهاء من 35 ٪ فقط من المشاريع.
وكقاعدة عامة ، يرجع الفارق الزمني إلى حقيقة أن 78٪ من المشاريع بها أخطاء "صعبة". يحتوي 30٪ على الأقل من المشاريع على خطأ واحد ، كما أن اعتماد عدد المشاريع على عدد الأخطاء له شكل توزيع Rayleigh.
يمكن تصنيف أنواع الأخطاء في مشاريع FPGA من الأكثر شيوعًا إلى الأقل. الخطأ الأكثر شيوعًا الذي يتطلب معالجة المشروع هو خطأ منطقي أو وظيفي ، ثم أخطاء في التوقيت ، في الدوائر التناظرية إلى الرقمية ، أخطاء في ملف البرنامج الثابت للمعالج ، إلخ.
الأسباب الرئيسية للأخطاء في منطق ووظيفة المشروع هي:
1. أخطاء في التصميم ، 2. تغييرات في المواصفات ، 3. وثائق غير صحيحة أو غير مكتملة ، 4. أخطاء في كتل IP / جهات الاختبار الخاصة بهم أو جهات خارجية وعناصر أخرى من المشروع.
التأكيدات والتغطية الوظيفية والتغطية البرمجية والمحاكاة المحدودة بشكل عشوائي تستخدم بشكل متزايد كأدوات اختبار:
يتم تكييف 47 ٪ من المشاريع للتحقق من التوكيد كاستراتيجية للتحقق من الكود.
لغات HDL والمزيد
اللغات المستخدمة لتصميم RTL .
هناك انخفاض في عدد كود VHDL في المشاريع. وهذا اتجاه عالمي. لكن هذا الانخفاض أقل أهمية للمطورين الأوروبيين ، حيث تتم كتابة مشاريع FPGA بنسبة 79٪ في VHDL ، عندما يكون المتوسط العالمي 62٪.
اللغات المستخدمة في الاختباراتهنا ، القائد بلا منازع هو SystemVerilog. لكن هنا يختلف المطورون الأوروبيون كثيرًا عن بقية العالم. في أوروبا ، يتم استخدام VHDL للتحقق في 66٪ من الحالات ، بينما SystemVerilog في 41٪.
حتى VHDL على قيد الحياة إلى حد ما. ليس من الواضح ، بالطبع ، لماذا تختلف الإحصاءات في أوروبا عن الإحصاءات العالمية. ربما يرجع ذلك إلى الدراسة في الجامعات. على الرغم من أنني اضطررت إلى العمل لحسابهم الخاص وكان هناك أوامر من الطلاب الأمريكيين ، وجميعهم تقريبًا كانوا على VHDL.
هذا كل شيء.
آمل أن تكون المقالة مفيدة لك.
اقرأ المزيد هنا -
مصادر FPGA:
تايمزاثنانثلاثةمصادر ASIC:
تايمزاثنانثلاثة