النظام في الحزمة ، أو ما هو تحت غطاء حزمة رقاقة؟

يتناقص حجم ميزة الترانزستور على الرغم من الشائعات المستمرة حول وفاة قانون مور وحقيقة أن الصناعة قريبة بالفعل من الحدود المادية لتصغير (أو حتى مرت بها مع بعض الحيل التكنولوجيا الذكية). قانون مور ، ومع ذلك ، خلق شهية المستخدم للابتكار ، والتي يصعب التعامل معها لهذه الصناعة. هذا هو السبب في أن المنتجات الإلكترونية الدقيقة الحديثة ليست مجرد قياس حجم الميزة ، ولكنها تستخدم أيضًا عددًا من الميزات الأخرى ، وغالبًا ما تكون أكثر تعقيدًا من تحجيم الرقاقات.


إخلاء المسئولية: هذا المقال عبارة عن ترجمة محدثة قليلاً لمقالتي المنشورة على هذا الموقع بالذات هنا . إذا كنت تتحدث الروسية ، فقد تحتاج إلى التحقق من الأصل. إذا كنت تتحدث الإنجليزية ، تجدر الإشارة إلى أن اللغة الإنجليزية ليست لغتي الأم ، لذلك سأكون ممتنًا جدًا للتعليقات إذا وجدت شيئًا غريبًا في النص.

لقد قلت عن قصد "منتج إلكتروني دقيق" بدلاً من مجرد "رقاقة" ، لأن هذه المقالة تدور حول تقنية System in Package (SiP) التي تتيح توصيل العديد من الرقائق داخل حزمة واحدة.

يعد مصطلح System in Package أقل شيوعًا من مصطلح System on Chip (SoC) ، والذي يتم استخدامه بشكل روتيني من قبل كل شركة لأشباه الموصلات ، ولسبب وجيه لأن أي شريحة حديثة تقريبًا عبارة عن نظام يحتوي على العديد من الوظائف التي يتم دمجها معًا. لقد ولت منذ زمن طويل شرائح الشرائح الوفيرة ، حيث أن مزايا SoC واضحة: حزم أقل على ثنائي الفينيل متعدد الكلور ، ومساحة أقل (اقرأ "أرخص") ، وسعات أقل وطفيلية أقل (اقرأ "أسرع") ، وأسهل في التنفيذ والاستخدام ، أرخص لتصميم وتصنيع شريحة واحدة معقدة من مجموعة من أكثر تحديدا.

ولكن لا يوجد شيء مجاني ، ومن الواضح أن لدى SoCs بعض الجوانب السلبية.

أولاً ، أثناء محاولة تجميع جميع القطع معًا ، فإنك تواجه خطرًا في الحصول على شريحة كبيرة جدًا بحيث لا تتناسب مع أي حزمة أو ، بل والأسوأ من ذلك ، في نافذة المصور الضوئي. يمكن تجاوز التقييد الأخير ، لكنه دائمًا ما يكون باهظ التكلفة بشكل غير معقول (حيث تكون كاميرات الصور الاستبعاد الأكثر بروزًا).


هنا مستشعر صور Kodak Kaf39000 ، تبلغ مساحته 2000 ملليمتر مربع ، ويستخدم خياطة القناع. أكبر شريحة غير مخيط هي NVIDIA Volta التي تبلغ مساحتها 815 ملليمترًا مربعًا ، وهو أقل بمقدار 20 ملم فقط عن الحجم الأكبر الممكن.

ثانياً ، كلما كانت الرقاقة أكبر ، انخفض العائد ، حيث يمكن لأي قطعة من الغبار أن تدمر يومك. وتخمين ماذا؟ انخفاض العائد يعني ارتفاع الأسعار.

ثالثًا ، إذا كان النظام الخاص بك يحتوي على مكونات غير متجانسة ، مثل وحدة المعالج ، و DRAM ، ووحدة RF ، فقد يكون دمجها معًا مستحيلًا من الناحية التكنولوجية أو ، مرة أخرى ، باهظ التكلفة بشكل غير معقول. على سبيل المثال ، تتطلب خلايا DRAM مكثفات محددة عالية الكثافة ، وقد تكون دوائر RF القائمة على السيليكون أسوأ من نظيراتها المنتجة على مواد A3B5 المختلفة (GaAs وما شابه ذلك). حتى مزيج بسيط من المعالجة الرقمية وتكييف الإشارات التناظرية على الشريحة نفسها يخلق مشاكل ضوضاء كبيرة. وأنا لا أقول حتى حقيقة أن ADC 180 نانومتر سيكون بسهولة أمرين من حيث الحجم أرخص من إضافة التناظرية 14 نانومتر إلى رقاقة MCU 14 نانومتر.

أدى الجمع بين جميع العوامل المذكورة أعلاه إلى تغيير الاتجاه من "سنقوم بتعبئة كل شيء إلى شريحة واحدة" إلى نهج أكثر براغماتية - وإلى التطور السريع لتقنيات التغليف المختلفة.

الأداء والعائد

المثال الأول الذي يتبادر إلى الذهن هو نهضة AMD الحديثة ، والتي يُعترف بها على نطاق واسع كنتيجة لنجاحها في الأنظمة متعددة الشرائح (التي ساعدتها أيضًا مشكلات Intel في الحصول على رقائق هائلة بحجم 10 نانومتر).


في الصورة أعلاه Xeon من إنتل البالغ عددها 28 نواة. قد تصل مساحة الرقاقة في هذه المعالجات إلى 456 ملليمترا مربعة ، في حين أن الحد الأقصى لحجم رقائق AMD هو 200 ملليمتر مربّع فقط لثمانية مراكز ، فإن منتجاتها المتعددة هي في الواقع ثنائي الفينيل متعدد الكلور ثنائي الطبقة مع ما يصل إلى أربعة مكعبات داخل الحزمة.


يوضح هذا الرقم ثنائي الفينيل متعدد الكلور داخل معالجات EPYC و Threadripper. في حالة 16-threadripper ، لا يزال لدينا أربع شرائح ، لكن نصف النوى معطلة. لماذا ليس فقط لاستخدام اثنين من الزهر بدلا من ذلك؟ أو استخدام أصغر النرد أربعة النواة؟

أولاً ، من الواضح أن امتلاك شريحة واحدة لجميع الأغراض أرخص بكثير من تصميم الأسرة.
ثانياً ، الأمر نفسه ينطبق على ثنائي الفينيل متعدد الكلور ، الحزم ، إلخ من الأسهل تعطيل الأجزاء المفرطة بدلاً من تصميم مجموعة من المنتجات.

ثالثًا ، وربما الأهم ، إنتاجية تبلغ 200 متر مربع. يموت لا يزال بعيدا عن 100 ٪ ، وتعطيل بعض النوى غير الوظيفية بالفعل هو وسيلة جيدة لاستخدام هذه النرد عيب. تفعل Intel نفس الشيء مع نرد عيوبها ، إلا أن مشاكل العائد الخاصة بها أكثر حدة بسبب مساحة الرقاقة الكبيرة.


هنا لدينا مثال أكثر إثارة للاهتمام ، مرة أخرى من AMD. فيجي عبارة عن وحدة معالجة الرسومات (GPU) مع ذاكرة عالية السرعة مضمنة موضوعة داخل الحزمة. لأن خطوط الإشارة الأقصر تسمح بتحقيق سرعة أعلى وبالتالي أداء أعلى. إن تجميع شرائح مختلفة معًا يجعل الفرق بين هذا المثال والمثال السابق. إنه بالمناسبة ليس هناك خمسة زهرات بالداخل كما اقترحه أحد ، ولكن اثنان وعشرون! لنلقِ نظرة على المقطع العرضي:


المستوى العلوي هو GPU يموت نفسه وكومة من أربعة الزهر الذاكرة متصلة بواسطة ما يسمى TSV (من خلال السيليكون فياس) - إجراء اتصالات ثقب الشريحة بأكملها.


هكذا يبدو TSV.

تم إنشاء تقنية TSV من أجل الذاكرة (لا يمكن للمرء امتلاك الكثير من الذاكرة ، أليس كذلك؟) ، لكنها منتشرة الآن ، ويعود الفضل في ذلك جزئيًا إلى القالب الذي يوضع تحت وحدة معالجة الرسومات والذاكرة.

يُطلق على القالب Silicon Interposer وهو بديل لثنائي الفينيل متعدد الكلور المصنوع من السيليكون مع مستويات قليلة (أو كثيرة) من المعدن ، ومع TSV. توجد هذه المتداخلات لتوصيل شرائح متعددة فوقها باستخدام ركيزة الحزمة. تسمح تقنية السيليكون بوجود حجم ميزة أصغر من أي ثنائي الفينيل متعدد الكلور (وصولاً إلى عدد قليل من الميكرونات) ، ولكن هذا يعتبر بسيطًا ورخيصًا جدًا لتكنولوجيا السيليكون. أصغر حجم الميزة و TSV يعني أداء أفضل من أي PCB يمكن أن توفر ، في حين أن الغلة ستكون عالية جدا. تعتبر المتداخلات (بجانب MEMS) سوقًا مهمًا ومهمًا للغاية ، خاصةً لأنها تسمح أيضًا بإعادة استخدام المعدات القديمة لرقاقات 200 و 150 وحتى 100 مم.

بالمناسبة ، هل يمكنك اكتشاف خطأ في الشكل أعلاه؟

Xilinx هي رائدة أخرى في 3D التكامل. منتجاتها قريبة من منتجات AMD (خاصة المنتجات التي تحتوي على كميات كبيرة من الذاكرة) ، وللسبب نفسه. FPGA هو سوق حيث يمكن أن يوفر التحول المبكر إلى عقدة عملية أصغر ميزة هائلة على المنافسة. ويقال إن تقليل حجم الشريحة من ثلاث إلى أربع مرات يوفر زيادة في الغلة مرتين أو ثلاث مرات في المراحل المبكرة من عمر عقدة العملية ، من 20 في المائة إلى أكثر من النصف. علاوة على ذلك ، تعد FPGA بنية معقدة ، ولكنها منتظمة ، وهي مثالية تقريبًا لدراسة مجموعة كبيرة من مشكلات التصنيع. هذا يجعل بائعي FPGA أفضل عملاء الطيور المبكرة لل fabs ، لأن مثل هذا التعاون مثمر لكلا الطرفين. تحصل Fab على شريحة اختبار رائعة بينما يتمكن البائع من تجاوز المنافسة لبضعة أشهر.


هنا يمكننا أن نرى FPGA من Xilinx. يموت العلوي هو جزء FPGA مع طن من الاتصالات ميكرومتر 40 إلى يموت الوسيطة تسمى المتدخل. أقل مجموعة هي التي تحتوي على عشرات الطبقات المعدنية الخاصة بها.


هائل Altera FPGA يموت من أجل المقارنة. خمسمائة وستون ملليمتر مربع! إذا رأيت مهندسي العمليات حولهم ، اعتن بهم ، فهناك خطر الاصابة بسكتة دماغية.

من الواضح أن Intel / Altera لا تحدق فقط في تقدم المنافسين. فيما يلي حل SiP الجديد المسمى EMIB (جسر الربط متعدد الشرائح المضمن). مثال جيد على ذلك هو Intel Stratix 10 FPGA.


يربط EMIB قالب FPGA (لا يزال واحدًا فقط) ونرد الذاكرة ونرد الأجهزة المحيطية. ما هو بنك الاستثمار الأوروبي؟ المتداخل النموذجي أرخص بكثير حيث يموت "الحسابي" بنفس الحجم الذي يستخدمه المتدخل في عقدة عملية أكبر بكثير ؛ ومع ذلك ، فإن المتدخل لا يزال هائلاً وبالتالي فهو مكلف إلى حد معقول. يمكن للمرء جعله أصغر؟


إجابة إنتل هي "نعم نستطيع". تتمثل الفكرة وراء تطبيق EMIB في استخدام عدد قليل من المتحاورين الصغار بدلاً من واحد كبير ، ودمجهم في الحزمة.


هنا مجموعة صغيرة من المنتجات التي تم إنشاؤها باستخدام المتدخلين. انظر كم هي هائلة ، وكيف يتم إنشاء Xilinx من القطع.

أكثر من مجرد الأداء

الشكل أدناه هو ADC الأجهزة التناظرية والرسم التخطيطي. يبدو وكأنه ثنائي الفينيل متعدد الكلور الخاص بك ، أصغر ، أليس كذلك؟ نعم ، إنه ثنائي الفينيل متعدد الكلور ، لكن استخدام الزهر العاري بدلاً من الحزم يسمح بتقليل الطفيلية وتأثيرها على الأداء. كما أن حقيقة تصميم اللوحة بالكامل في الأجهزة التناظرية تضيف أيضًا طبقة من الحماية ضد خطأ تصميم النظام وتؤدي إلى تجربة مستخدم أفضل.



هناك أيضًا خدعة: هل ترى اثنين من الزهر يتم تعبئتهما الواحدة تلو الأخرى؟ أعلى واحد يدمج المكونات النشطة (الترانزستورات) من ADC وربما من مكبر للصوت التشغيلي المزدوج ، في حين يتكون الجزء السفلي من السلبي (المقاومات والمكثفات). يتيح وضع المبني للمجهول على قالب منفصل جعلها أكبر بكثير وبالتالي تقليل تباين المعلمة دون جعل القالب الرئيسي أكبر وأكثر تكلفة. يعد تقليل تباين المعلمات أمرًا كبيرًا للدوائر التناظرية ، ويتم تحقيقه هنا بثمن بخس.

يمكن القيام بكل شيء في حالة وفاة واحدة (وغالبًا ما يتم ذلك ، لا سيما على ADC مضمن) ، ولكن سيكون مثل هذا الموت أكبر (مما قد يعني "أكثر تكلفة" و "مع انخفاض العائد") ، ويجب أن تدعم التكنولوجيا جميع الخيارات الضرورية (والتي تعني أيضًا "أغلى" بسبب العدد الأكبر من الأقنعة). علاوة على ذلك ، عندما تجمع بين العديد من الكتل غير المتجانسة على الشريحة نفسها ، عليك التعامل مع التأثير المتبادل. من المحتمل أن يكون تأثير الضوضاء الرقمية على الأجزاء التناظرية هو الأهم ، ولكن ليس الوحيد.

وظائف حزمة إضافية

كما رأينا من قبل ، فإن العبوة يمكن أن تجعل المنتج أرخص وحتى تحسينه. ولكن ماذا لو استخدمنا الحزمة كجزء هام من المنتج؟

نفذت Intel ما يسمى FIVR (منظم الجهد المتكامل بالكامل) في المعالجات الدقيقة Haswell الخاصة بهم. الهدف من FIVR هو تحويل جهد الدخل العالي نسبيًا (1.8 فولت) إلى جهد تزويد أساسي منخفض يمكن التحكم فيه في الوقت الفعلي. المكونات النشطة على الرقاقة ، بينما يتم دمج المبني للمجهول (المكثفات والمحاثات) في حزمة المعالج.


الحث المتكامل عبارة عن صداع لمصممي الرقائق ، لأنه سيء ​​وكبير ومع انخفاض الحث. يتم استخدامه في رقائق التردد اللاسلكي ، ولكن لا توجد أي إمكانية لنقل الطاقة تقريبًا. قامت Intel بحل المشكلة من خلال دمج العشرات من المحاثات الصغيرة في حزمة المعالج. هذه المحاثات تعمل بسرعة 160 ميجا هرتز بدون نوى مغناطيسية. عند القيام بذلك ، قامت Intel بتبسيط متطلبات التوريد لجهازها بشكل كبير.

ومع ذلك ، ألغت إنتل في نهاية المطاف FIVR ، وعادت إلى نهج التوريد أكثر تقليدية للأجيال الجديدة. كانت هناك بعض الشائعات التي تفيد بأن FIVR يمكن أن تعود ، ولكن في النهاية كانت مجرد شائعات.

أحد الخيارات الأخرى لدمج المبني للمجهول في الحزمة هو LTCC (السيراميك ذو درجة الحرارة المنخفضة). هناك بعض القيود والقضايا (مثل القيم الاسمية والدقة المحدودة) ، ولكن تم تطوير هذه التكنولوجيا بنشاط. تبدو حزمة LTCC متعددة الطبقات كما يلي:


يتم تمثيل جميع أنواع المكونات السلبية هنا ، حتى بالوعة الحرارة المعدنية (إنها حزمة للطاقة RF IC). يمكن للمرء أن يقول أنها ليست مجرد حزمة ، ولكن مزيج من الحزمة وثنائي الفينيل متعدد الكلور السيراميك ، وهذه الأشياء تحظى بشعبية كبيرة لدوائر الترددات اللاسلكية ورخيصة نسبيا بكميات صغيرة.

ماذا بعد؟

هناك العديد من التطبيقات المحتملة للأنظمة في الحزمة ، ومن المستحيل إدراجها جميعًا. كما تجدر الإشارة إلى أنها أرخص بكثير من عقد العمليات الجديدة ، مما يدفع جاذبيتها التجارية.

تعتبر الأنظمة الإلكترونية الضوئية هي آخر مثال على ذلك وليس آخراً على هذا المقال. تعد القدرة على الجمع بين جهاز الاستقبال / الإرسال البصري (التي غالباً ما تكون مبنية على أشباه الموصلات المركبة) وإمداد السيليكون ورقائق التحكم واعدة للغاية. الصورة أدناه هي نموذج أولي يبلغ 400 جيجابت / ثانية (ووعد 1 جيجابت / ثانية للمستقبل) ارتباط بصري مصمم في IMEC.


هناك أيضًا عدد لا يحصى من التطبيقات الأخرى مثل المتداخلات مع شعيرات متكاملة لتبريد المياه (ليس فقط للألعاب والتعدين ، ولكن أيضًا لمفاتيح الطاقة والليزر) ، و MEMS المدمجة والله وحده يعلم ماذا. ومن الواضح أننا لا نستطيع الهروب من شبكة الإنترنت في كل مكان ، حيث يعد الحجم الصغير والخسائر المنخفضة والقدرة على دمج الكتل الراديوية والكتل الحسابية معًا أمرًا في غاية الأهمية.

يُعتقد أن حزمة Chip هي الخطوة الكبيرة التالية في مجال الإلكترونيات الدقيقة من قبل الكثيرين ، ومن المحتمل أن نرى الكثير من الأفكار الساطعة في المستقبل القريب.