تسبب رحيل مهندس الكتروني من شركة أبل في ضجة بين المضاربين في الأسهم. كيف تصبح مثله؟

29 مارس ، استقال مهندس يدعى جيرارد ويليامز الثالث من شركة أبل. تم نشر هذا الخبر على الفور بواسطة CNET وثلاثة عشرات من المنشورات الأخرى في جميع أنحاء العالم ، وليس فقط الفني ، ولكن أيضًا المالي. ماذا فعل هذا المهندس أن رحيله تسبب الإثارة بين المضاربين الأسهم؟ كان يعمل على تصميم معالجات في Apple iPhone لمدة 9 سنوات ، وقبل ذلك كان يعمل في ARM لمدة 12 عامًا ، وقبل ذلك كان يقوم بتصميم DSP في Texas Instruments ، وقبل ذلك كان يطور دوائر FPGA في Intel. في جميع الأماكن ، استخدم تقنية التصميم على مستوى عمليات نقل السجلات ، باستخدام لغات وصف أجهزة Verilog و VHDL.

أمثلة أقرب إلى روسيا؟ على الصورة الصحيحة: ايليا نيجانوف ، وهو موسكوفيت البالغ من العمر 25 عامًا ، حصل على كتاب هاريس آند هاريس في عام 2011 (أحدث إصدار يمكن تنزيله من هنا أو هنا ) ، وهو مصمم لمعالج بسيط ، يعمل الآن في شركة أبل ، ويعمل على تصاميم GPU veril ، يطير على متن طائرة في عطلات نهاية الأسبوع. في ما يلي زوجين من المتزوجين حديثًا من سان بطرسبرغ قاموا بتصميم كاميرا ومعالجة صور FPGA من كاميرا وحصلوا على جائزة في مسابقة Innovate FPGA. قضوا شهر العسل في مقر شركة إنتل في سانتا كلارا. بعد ذلك ، رفاق من كييف ، اثنان منهم فازا بالبرونزية في نهائيات Innovate FPGA الأوروبية. وأخيرًا ، قام اثنان من تلاميذ المدارس ، من الصفين 5 و 9 ، بأداء تمارينهم الأولى باستخدام دوائر كهربائية صغيرة بدرجة صغيرة من التكامل على السبورة ، ثم تابعوا التدريبات على veril و FPGA.

هذه هي خمس نقاط على المسار من الطالب إلى جيرارد ويليامز الثالث. إن المسار ثقيل إلى حد ما ، لأن الحاجز الأولي لدخول تصميم الدوائر الرقمية الدقيقة أعلى من الدخول في البرمجة. في هذا المنشور سنتحدث عن كيفية تسهيل القسم الأولي من المسار للطلاب الروس وغيرهم.



في هذين الأسبوعين ، تعقد مجموعة من الزملاء من RUSNANO ، Wave Computing ، MIET ، IVA Technologies ، المدرسة العليا للاقتصاد MIEM ، Amperka ، دار النشر DMK-Press ، الحدث التالي: أولاً ، يأخذ الطلاب دورة دراسية نظرية عبر الإنترنت (أجزاء من الترانزستور إلى الدائرة المصغرة ، الجانب المنطقي من الدائرة الرقمية الدوائر " ، " الجانب المادي للدوائر الرقمية " ) ، والتي يتعرفون عليها على ما يسمى مسار RTL2GDSII - مجموعة من التقنيات التي يستخدمها المهندسون في الشركات الإلكترونية لتصميم الرقائق. ثم نجري فصولًا عملية مع دوائر الدوائر المنطقية القابلة لإعادة التشكيل FPGA . وبهذه الطريقة ، على سبيل المثال ، يقوم بتدريس معهد ماساتشوستس للتكنولوجيا في الدورة 6.111 ، لكننا نحاول ذلك بشكل أساسي للغاية لأطفال المدارس من النوع الأوليمبي.

تعتبر الدورة النظرية مهمة حتى لا تقضي وقتًا في دورة عملية تشرح نظرية التصميم على مستوى عمليات نقل السجلات ، ولكن ببساطة أمضِ ثلاث أمسيات لمدة ساعتين في اللعب باستخدام بطاقات FPGA ، والتي يمكنك بعد ذلك أخذها معك. أيضا ، تربط دورة نظرية تمارين FPGA إلى المنتجات الضخمة التي تستخدم رقائق ASIC.

ستكون الدورة التدريبية تجربة أخرى (تم إجراء التجارب السابقة بواسطة معلمين مختلفين في نيجني نوفغورود ، كييف ، ألما-آتا ، كازاخستان ، مينسك ، نوفوسيبيرسك ، تومسك وإركوتسك) لمعرفة كيفية جعل التمارين مع Verilog و FPGA ممتعة ومفيدة للمبتدئين.

هل يستحق كل هذا العناء القيام بتمارين مع FPGAs مع دوائر كهربائية صغيرة بدرجة تكامل صغيرة؟ هناك آراء مختلفة حول هذا الموضوع: يعتقد إيليا كودريافتسيف ، عميد جامعة سمارة ، أنه لا يستحق ذلك ، فمن الأفضل أن يقدم على الفور أحدث التقنيات في عام 2019 ، بدلاً من CMOS 4000 القديمة على السبورة ، والتي كانت ذات صلة قبل 50 عامًا. يعتقد Stanislav Zhelnio ، مهندس تصميم العصب العصبي في IVA Technologies ، أن الأمر يستحق ذلك ، لأن الطلاب ينظرون إلى FPGAs على أنه متحكم آخر مثل Arduino ، ولكن ببساطة باستخدام لغة برمجة غريبة Verilog. في الواقع ، يجب على الطالب أو الطالب أن يدرك على الفور بوضوح أن النص الفريد يصف المخطط ، وليس البرنامج (سلسلة التعليمات) ، كما أن التمارين مع CMOS 4000 تساعد في تسوية الصورة الصحيحة في الدماغ.

إذا كتبت على Verilog ، كما لو كان برنامجًا ، وليس دارة ، فسوف تعمل الشفرة على جهاز المحاكاة ، ولكن لن يتم توليفها ، وحتى إذا تم توليفها ، فستحصل على مخطط مجنون (من حيث التوقيت أو الحجم).

لذلك ، يبدو أحد الأساليب التالية: لتصميم الدائرة على الدوائر الدقيقة بدرجة صغيرة من التكامل (العدادات ، وسجلات الإزاحة ، والإضافات ، وفك الشفرات) ، ثم كررها على veril ، وتوليفها وتسجيلها في FPGA.

يقول البعض: لماذا لا ترسم رسمًا تخطيطيًا لـ FPGA باستخدام الماوس على الشاشة (الإدخال التخطيطي) وأدخله في FPGA قبل القيام بتمارين على veril؟ يحتوي أسلوب الماوس على ثلاثة عيوب:

1. إنه يتطلب برنامج تعليمي يستغرق وقتًا أطول من مجرد لصق المكونات في اللوح.
2. تجربة من الصمام المنفوخ أو المدخلات العائمة دون المقاوم سحب على اللوح هو أكثر قيمة من تجربة معقمة في إدخال التخطيطي.
3. لم يستخدم مصممو المنطق الرقمي إدخالًا تخطيطيًا منذ أوائل التسعينيات ؛ فكل شخص يكتب بشكل حقيقي وأحيانًا على VHDL.

نعم ، كانت CMOS 4000 و 74XX قديمة في السبعينيات ، وتم استبدالهما بـ PAL و GAL و PLD ، ثم الرقائق المدمجة. لذلك ، في السبعينيات من القرن الماضي ، كانت تستخدم في أكواب الأطفال ، وفي الثمانينيات من القرن الماضي ، فقد عفا عليها الزمن لأنهم توقفوا عن دفع الأجور لقدرتهم على استخدامها ، لكن لم يأت أحد بعد كيف أوضح ، على سبيل المثال ، وظيفة D-trigger ، باعتبارها مقدمة مسبقة لـ FPGA / FPGA ، يمكن تطبيقها. معهد ماساتشوستس للتكنولوجيا يفعل الشيء نفسه - انظر مختبر رقم 1 هنا .

بعد التدريبات باستخدام دوائر مصغرة ذات درجة صغيرة من التكامل وما يعادلهما في الواقع على FPGAs ، يمكنك تعقيد المهام والقيام على FPGA واحدة بما استغرقه عشرات أو مئات أو آلاف الدوائر الصغيرة ذات درجة صغيرة من التكامل ، والتي سأناقشها لاحقًا.

فيما يلي مثال على المنطق التوافقي ، وهو برنامج تشفير ذي أولوية ، على الدوائر الدقيقة بدرجة تكامل صغيرة:


وإليك ما يبدو عليه برنامج تشفير الأولوية هذا بلغة وصف أجهزة Verilog:

module priority_encoder
(
    input      [2:0] in,
    output reg [1:0] out
);

    always @*
    begin
        casez (in)
            3'b1??  : out = 2'd1;
            3'b01?  : out = 2'd2;
            3'b001  : out = 2'd3;
            default : out = 2'd0;
        endcase
    end

endmodule

, , :


:



-:


, SPI, I2C, UART , , , VGA. FPGA :

, .


VGA , .



— 7- , , 4x4, ( ), ( ).

- c , , Hacker's Delight.

, , . schoolMIPS.


- 17-19 . , — RUSNANO USA. , 3000 Sand Hill Road -. - Apple, Google Amazon.


- . , RTL2GDSII, , , , .