تلعب عبوات الرقاقات دورًا مهمًا ، وإن لم يكن ملحوظًا ، في صناعة الإلكترونيات. كونه واجهة مادية بين المعالج واللوحة الأم ، فإن التغليف هو رابط النقل للإشارات الكهربائية والطاقة. كلما زادت متطلبات المعالج ، زادت صعوبة مشكلة التعبئة.
في هذه المقالة سوف نتحدث بإيجاز عن أحدث تقنيات التغليف التي تم تقديمها حرفيًا هذا الشهر
ونعرض شرائح عرض فيديو صغير.
لذا ، فإن التغليف ليس مجرد خطوة أخيرة في عملية تصنيع المعالج - إنه أحد عناصر الابتكار. تتيح لك تقنية التغليف المتقدمة الجمع بين عناصر الحوسبة غير المتجانسة التي تم إنشاؤها باستخدام العديد من التقنيات ، بينما يظل الأداء على مستوى نظام أحادي الشريحة ، وحجمه أكبر بكثير. هذه التقنيات تغير هيكل النظام بأكمله بشكل كبير ، مما يزيد من أدائها وكفاءتها.
هذه هي ابتكارات التغليف التي أخبرتها إنتل للعالم في مؤتمر
SEMICON West في سان فرانسيسكو في يوليو.
شارك في EMIB. تستخدم تقنيات Intel EMIB و Foveros الترابطات عالية الكثافة لتوفير إنتاجية عالية مع انخفاض استهلاك الطاقة ؛ بهذه الطريقة ، يتم تحقيق كثافة I / O عالية.
المفسد حول EMIB و Foverosتتيح لك تقنية الربط متعدد الأجزاء المدمجة (EMIB) المدمجة بين الكتل المصنوعة من العمليات التكنولوجية المختلفة في منتج واحد. في حالة EMIB ، لا ينص هيكل شركة نفط الجنوب على استخدام الركيزة (المتدخل). عند استخدامه ، تقوم وحدات SoC بتوصيل جسور السيليكون ، مما يسمح لك بإنشاء مركبات بلورية عالية الكثافة عند الضرورة فقط.
تعد Intel Foveros أول تقنية صفيف منطقية في هذه الصناعة. إنه يوفر مرونة أكبر مقارنة بالتقنية المماثلة مع لوحة الكترونية معززة سلبية. يمكن تقسيم نظام الحالة الفردية إلى عدد أكبر من الكتل ، التي توجد في طبقة ثانية أعلى الشريحة الأساسية ، والتي يتم تشكيل كتل المدخلات والمخرجات ، و SRAM ودوائر إمداد الطاقة.
Co-EMIB يسمح بالربط بين عنصرين أو أكثر من عناصر Foveros مع أداء نظام أحادي الشريحة. على عكس التقنيات المنافسة ، لا يلزم استخدام شريحة ربط إضافية لـ Co-EMIB.
يوفر ODI (الاتصال متعدد الاتجاهات) مرونة أكبر في الاتصالات بين عناصر التغليف. يمكن أن تتفاعل الشريحة الرئيسية مع الأجزاء الأخرى بنفس طريقة استخدام EMIB. يمكن أن يحدث التفاعل عموديًا من خلال انتقالات السيليكون - عبر السيليكون (TSV) مع البلورة الأساسية أدناه ، كما في Foveros. يستخدم ODI وصلات عمودي كبيرة لتوصيل الطاقة إلى البلورة العلوية من القاعدة. تتميز TSVs الأكبر بمقاومة أقل ، مما يوفر مصدر طاقة أكثر موثوقية وأقل زمنًا. بالإضافة إلى ذلك ، يقلل هذا النهج من عدد TSVs اللازمة ، مما يوفر مساحة للعناصر النشطة ويوفر مساحة للتغليف.
يعتمد MDIO (Multi-Die I / O) ، وهو واجهة بين البلورات ، على ناقل واجهة متقدم (AIB). تتيح لك هذه التقنية تطبيق منهجية معيارية لتصميم النظام ، تتضمن مكتبة من شرائح الملكية الفكرية. يوفر MDIO كفاءة أفضل في الطاقة بالإضافة إلى ضعف سرعة كل طرف وكثافة النطاق الترددي. يقارن الجدول أدناه MDIO بالتكنولوجيا السابقة ومنافس من TSMC.
هذه التقنيات يمكن استخدامها معا. سنراهم في الأجيال القادمة من Intel SoC.