Energiefreisetzungsquellen auf einem IC-Chip

Die gesamte moderne Mikroelektronik basiert auf Halbleitern. Auf dem Kristall werden Zonen unterschiedlicher Leitfähigkeit erzeugt, die zu einer Logik kombiniert werden. Kristalle verbrauchen elektrische Energie und wandeln sie in Wärme um. Dieser Artikel beschreibt die Hauptprozesse, die während des Betriebs von ICs Energie verbrauchen.

Die Quelle der Wärmeerzeugung auf dem IC-Chip sind drei Hauptprozesse: dynamische Leistung, Kurzschluss und Leckströme . Eine Überprüfung dieser Prozesse wird am Beispiel der n-MOS-Technologie durchgeführt (obwohl alles, was beschrieben wird, für p-MOS gilt).

1. Leckströme im IC - dieser Prozess zieht heute die meiste Aufmerksamkeit auf sich. Bei einem technischen Prozess von 250 μm oder mehr hatten Leckströme keinen signifikanten Einfluss auf den Gesamtenergieverbrauch von ICs. Mit der Entwicklung von Technologien und dem Übergang zu einem feineren Herstellungsprozess zur Erzeugung von MOS-Strukturen begannen quantenmechanische Effekte jedoch einen signifikanten Einfluss auf Leckströme. Dieser Prozess manifestiert sich vor allem im IC im Standby-Modus, da andere Leckagekanäle unbedeutend werden. Um ICs mit geringem Stromverbrauch zu erstellen, müssen Sie genauer überlegen, wo und wie Leckageprozesse auftreten.

1.1 Reverse-Gate-Strom: Der Effekt im Bereich unter dem Gate, der unter der Bedingung VGS ≈ VT und VDS> 0 (für n-Mops) auftritt. In diesem Bereich gibt es, wenn der Transistor geschlossen ist, keine Spannung, um einen leitenden Kanal zu bilden. Einige Elektronen können jedoch genug Energie empfangen, um sich von Source zu Drain zu bewegen. Dieser Strom wird Gate genannt. Die ungefähren Werte dieses Stroms können durch die Formel berechnet werden:

wobei:
isub = Gate-Strom;
a = Konstante abhängig vom Prozess oder der Technologie;
T = Temperatur in Kelvin;
Cox = Kapazität der Oxidschicht;
n = eine andere Konstante je nach Prozess oder Technologie;
VGS = Gate Source Spannung;
k = Boltzmann-Konstante;
VT = Spannungsübergangs-MOS-Zellen von einem Zustand in einen anderen;
W = Kanalbreite;
L = Kanallänge;
q = Elektronenladung.

Wie aus der Formel ersichtlich ist, steigt der Gate-Strom mit abnehmender Kanallänge und mit abnehmender Transistorspannung VT und steigender Temperatur exponentiell an. Mit einer Verringerung des Herstellungsprozesses der Herstellung von CMOS-Strukturen nehmen die Kanallänge und die Schwellenspannung VT zwangsläufig ab, um eine bessere Logikleistung zu erzielen (ein hoher Wert von VT verlangsamt die Schaltgeschwindigkeit des Transistors). Somit steigt der Gate-Strom mit abnehmender Prozesstechnologie und wird für Technologien im Nanometerbereich wesentlich. Wenn der Transistor in einen Modus reduzierter Versorgungsspannung geschaltet wird, tritt eine günstige Umgebung für das Auftreten eines signifikanten Gate-Gate-Leckstroms ein, da die Schaltspannung des Transistors abnimmt.

Abb. 1. Verschiedene Ströme in der Struktur eines n-MOS-Transistors.

2. Erschöpfung der Potentialbarriere durch Abfluss. Wenn am Drain eine Spannung aufgebaut wird, erzeugt sie eine Verarmungszone um sich herum mit einem gewissen Potential. Bei einem großen Abstand zwischen den Elektroden des MOS-Transistors bleibt der Einfluss des Drainfeldes auf die Source vernachlässigbar und dementsprechend werden keine Änderungen an der Spannung zwischen der Source und dem Kanal vorgenommen. Mit abnehmender Prozesstechnologie verringert sich jedoch der Abstand zwischen Drain und Source. Infolgedessen wird die Quelle von der Verarmungszone und der Drain-Spannung beeinflusst. Seine Potentialbarriere nimmt ab, was dazu führt, dass der Elektronenfluss von Source zu Drain zunimmt und die Spannung an der Source abnimmt.

1.3 Aufschlüsselung. Dieser Effekt ist ein extremer Erschöpfungszustand der Potentialbarriere, wenn die Spannung am Drain einen bestimmten Wert erreicht, wonach der Elektronenfluss wie eine Lawine wächst. Dieser Strom ist direkt abhängig von VDS (Spannung zwischen Drain und Source). Dies ist einer der Faktoren, die die maximal mögliche Spannung an einem Transistor bestimmen. Mit abnehmender Größe des MOSFET nimmt der Abstand zwischen Drain und Source ab, und die gleiche VDS-Spannung am kleineren Transistor erzeugt ein größeres elektrisches Feld. Dieses Feld kann einen Durchschlag verursachen, daher wird es mit einer Abnahme der Prozesstechnologie notwendig, die Betriebsspannung am Transistor zu verringern.

1.4 Gate-initiierter Strom. Stellen Sie sich vor, der Drain ist mit der Versorgungsspannung verbunden und das Gate mit Masse oder negativer Leistung. Eine solche Situation führt zum Auftreten eines dichten elektrischen Feldes im Drain-Bereich unter dem Gate, zur Bildung eines Verarmungsbereichs dort und zum Auftreten von Interband-Tunneln. Da das Substrat mit der Erde verbunden ist, beginnen Minoritätsladungsträger, die in diesem abgereicherten Drain-Bereich unter dem Einfluss des Feldes gesammelt werden, das Substrat zu durchdringen. Dieser Strom wird als initiiertes Gate bezeichnet. Dieser Strom ist stark abhängig von der Drain-Spannung und der Dicke des Gate-Isolators.

1.5 Tunnelstrom durch das Tor. Mit abnehmender Prozesstechnologie nimmt auch die Dicke des Oxidisolators unter dem Gate ab. Derzeit beträgt diese Dicke 1 - 2 nm. Ein hochdotierter Kanal und eine ultradünne Isolationsschicht bewirken, dass im Isolationsbereich ein sehr dichtes elektrisches Feld, gemessen in MV / cm, auftritt. Mit diesem Feld können Ladungsträger bereits den Oxidisolator passieren und einen Strom durch das Gate erzeugen. Je höher die angelegte Spannung ist, desto mehr Strom fließt durch den Isolator. Dieser Strom fließt nicht nur durch das Gate, sondern kann auch den Betriebsstrom durch den Drain stark schwächen. Dies kann zu Fehlfunktionen des Transistors führen. Ein polykristallines Silizium-Gate wird verwendet, um diesen Leckstrom in Transistoren zu bekämpfen.

1.6 Sperrvorspannungsstrom. Zwischen der Diffusionszone n + und dem Substrat tritt der Effekt einer Streudiode auf. Dieser Effekt führt dazu, dass Minoritätsladungsträger beginnen, vom Drain auf das Substrat einzudringen. Im Verarmungsbereich auftretende Elektronenlochpaare tragen ebenfalls zur Leckage auf dem Substrat bei. Dieser Strom steht in direktem Zusammenhang mit der Dichte des Dotierstoffs und nimmt mit zunehmender Dichte zu.

2. Kurzschluss- Ein weiterer Prozess, der Energie im IC verbraucht. Wenn am Eingang der Schaltung eine Änderung des Logikzustands auftritt, ändert die Schaltung ihren Ausgangszustand. Infolge dieses Prozesses können MOSFETs vom "Aus" -Zustand in den "Ein" -Zustand und in die entgegengesetzte Richtung übergehen. Da Transienten nicht sofort auftreten, kann eine Situation auftreten, in der das Paar von n-MOS und p-MOS ihren Zustand ändert und sich zu einem bestimmten Zeitpunkt keiner von ihnen im Zustand "Aus" befindet. Während dieser Zeit tritt ein Kurzschluss auf. Dieser Strom wird nicht durch die Ladung einer elektrischen Kapazität im Kristall verursacht, daher führt dieser Kurzschluss zu einem Nettoenergieverlust.

Abb. 2. Kurzschlusszustand im MOS-Wechselrichter.

Stellen Sie sich eine Situation vor, in der sich am Eingang von Wechselrichter A der Zustand von niedrig nach hoch ändert. Der n-MOS-Transistor (unterer) beginnt zu öffnen, wenn eine bestimmte Spannung Vn-MOS am Eingang A erreicht ist, und zu diesem Zeitpunkt ist der obere p-MOS-Transistor noch offen. Es beginnt zu schließen, wenn die Eingangsspannung einen bestimmten hohen Vp-Mop-Wert erreicht. Es gibt eine Situation, in der beide Transistoren offen sind und ein Kurzschluss auftritt. Wenn ein Transistor schließt, schließt der Stromkreis. Der gleiche Vorgang tritt auf, wenn das Eingangssignal von hoch nach niedrig wechselt. Der Fehlerstrom wird signifikant, wenn die Front / der Abfall des Signals am Eingang lange anhält und wenn der Ausgang Z mit einem niedrigen Widerstand verbunden ist. Um einen solchen Effekt zu bekämpfen, werden die Front und der Zerfall der Welle beschleunigt und der Widerstand erhöht.an welchen Ausgang Z jeweils angeschlossen ist.

3. Dynamische Leistung ist der Prozess der Verlustleistung durch Umschalten der Zustände von Logikzellen und dementsprechend des Zustands ihrer Ein- und Ausgänge. Aus diesem Grund wird der Prozess auch als Schaltenergie bezeichnet. Wenn eine Zelle ihren logischen Zustand von hoch nach niedrig oder umgekehrt ändert, werden viele interne Kapazitäten (an Kreuzungen, Leiterverbindungen usw.) geladen bzw. entladen.

Dieser Prozess war der bedeutendste aller Energieverbrauchsprozesse bis zu Technologien in 250 Mikrometern. Mit einer Abnahme der Prozesstechnologie nahmen die parasitären Kapazitäten und die Energie zum Umschalten des Zustands ebenfalls ab. Es gibt jedoch Möglichkeiten, die dynamische Leistung zu reduzieren, um den Gesamtstromverbrauch des IC zu reduzieren.

Abb. 3. Schaltstrom mit MOS-Schaltung.

Betrachten Sie ein elementares Diagramm von MOS-Elementen. Wenn alle Streukapazitäten in der MOS-Zelle als ein einzelner Kondensator C dargestellt werden, tritt in dem Moment, in dem der Ausgang von VDD auf GRD umgeschaltet wird, ein Energieverbrauch auf, der CVDD2 entspricht. Die Hälfte der Energie sammelt sich im Tank, die andere Hälfte geht verloren. In ähnlicher Weise tritt der gleiche Vorgang auf, wenn der Ausgang auf VDD umschaltet. Die Schaltenergie ist direkt abhängig von der VDD-Spannung und der Schaltfrequenz. Infolgedessen besteht eine Möglichkeit zur Verringerung der dynamischen Leistung darin, die Versorgungsspannung zu verringern. Diese Abnahme führt jedoch dazu, dass die Zellen langsamer werden und die Frequenz hinter ihnen abnimmt. Folglich wird mehr Zeit für Operationen aufgewendet.

Allgemeine dynamische Leistungsformel:

P = f * C * V * V.

wobei f die Frequenz ist, C die Kapazität ist, V die Spannung ist. Beachten Sie, dass die dynamische Leistung nicht von der Zeit des Front- oder Wellenabfalls an den Ein- und Ausgängen abhängt.

Eine weitere Komponente der dynamischen Leistung ist der Energieverlust aufgrund mehrfacher "unnötiger" Schaltvorgänge, die in der Schaltung aufgrund der Verzögerungssynchronisation in Teilen der Schaltung mit mehreren Eingängen auftreten können. Betrachten Sie das Beispiel einer Schaltung.

Abb. 4. Eine Schaltung mit 2 möglichen unnötigen Schaltvorgängen

Stellen wir uns eine Schaltung vor, in der zwei Eingänge mit einer logischen „1“ (VDD-Leistung) versorgt werden und die Signale A und B mit einer nicht synchronisierten Verzögerung eintreffen. Wenn die Logik funktioniert, schaltet der Ausgang Z aufgrund des Unterschieds beim Eintreffen von Signalen kurz auf „1“. Ein solches Ereignis wird als vorübergehender Fehler bezeichnet.
Um dem entgegenzuwirken, schafft die Schaltung Bedingungen für das synchronste Eintreffen von Signalen. Wenn es unmöglich ist, Fehler in der Schaltung zu beseitigen, wird zusätzliche Logik an den Schaltungsausgang angelegt, um solche Fehler zu absorbieren und ihre Ausbreitung zu blockieren, beispielsweise Puffer zum Absorbieren von Fehlern und zum Ausgleichen von Zeitabläufen.

Fazit

Wenn wir die verschiedenen Ursachen für Energieverluste auf dem Chip analysieren, können wir den Schluss ziehen, dass es immer schwieriger wird, einen geringen Stromverbrauch in ICs mit einer Verringerung der Prozesstechnologie zu erzielen. Die globalen Giganten der Mikroelektronik sind bereits mit Quanteneffekten konfrontiert, die zu einem starken Anstieg des Energieverbrauchs von ICs führen. Mit der Reduzierung der Prozesstechnologie kommen Prozesse ins Spiel, die neue Entwicklungsrunden für Kristallherstellungstechnologien ermöglichen.

Source: https://habr.com/ru/post/de387927/