3D NAND Flash Technologie

Hallo allerseits! Wie Sie wissen, hat der moderne planare NAND-Flash-Speicher sein Potenzial fast ausgeschöpft. Das Hauptproblem besteht darin, dass es zunehmend schwieriger wird, die Größe des Kristalls zu verringern. Experten zufolge werden technologische Standards von 14 bis 15 nm zumindest in naher Zukunft die Grenze des planaren Flash-Speichers bilden. Und es wird durch die Technologie des "vertikalen" Flash-Speichers - 3D NAND - ersetzt.

Es ist sehr wichtig zu verstehen, was die weitere Verringerung der Größe des Kristalls verhindert. Erstens erfordert die Entwicklung feinerer Herstellungsverfahren teure Geräte, deren Kauf aus wirtschaftlicher Sicht in Zukunft möglicherweise nicht gerechtfertigt ist. Und wenn die Anschaffung neuer Lithografiemaschinen ein lösbares Problem ist, ist das Problem des Ladungsflusses von einer Zelle zur anderen, aufgrund dessen Fehler auftreten, nicht so einfach zu lösen.

Kurz gesagt, die Branche befand sich in einer Situation, in der die Ressourcen eines normalen planaren Flash-Speichers erschöpft waren. Daher kam die Idee, Zellen nicht nur in der Ebene, sondern auch in Schichten zu platzieren. Somit erhält der Chip eine dreidimensionale Struktur und kann viel mehr Informationen pro Flächeneinheit enthalten als zweidimensionale Kristalle. Die Technologie heißt 3D NAND. Es ist sofort erwähnenswert, dass Hersteller verschiedene Techniken verwenden, um dreidimensionale Speicher zu erstellen, sodass die Architektur von 3D NAND für jedes Unternehmen seine eigenen Merkmale und Unterschiede aufweisen kann.

Das erste Unternehmen, das die Produktion eines dreidimensionalen Flash-Speichers namens 3D V-NAND und darauf basierender Laufwerke etablierte, war der koreanische Riese Samsung. Bereits 2013 kündigten sie die Veröffentlichung der ersten dreidimensionalen MLC-Chips mit 24 Schichten an. Ein Jahr später erhielt eine 3D-Implementierung einen TLC-Flash-Speicher, dessen Anzahl auf 32 stieg.

Wie Sie wissen, basiert der Entwurf eines planaren Flash-Speichers auf einem Floating-Gate-Transistor. Der schwebende Verschluss hat die Fähigkeit, eine Ladung für eine lange Zeit zu halten. Wie sich herausstellte, ist dies der Hauptnachteil des Designs: Wenn der technische Prozess aufgrund des Verschleißes der Zellen abnimmt, kann die Ladung von einer Zelle zur anderen fließen. Um dieses Problem zu lösen, verwendet Samsung die 3D-Ladefallen-Flash-Technologie, was auf Englisch „Ladungsfalle“ bedeutet.

Sein Wesen liegt in der Tatsache, dass die Ladung nun nicht in einem schwebenden Gate, sondern in einem isolierten Bereich einer Zelle aus nichtleitendem Material, in diesem Fall Siliziumnitrid (SiN), platziert wird. Dies verringert die Wahrscheinlichkeit eines "Leckens" der Ladung und erhöht die Zuverlässigkeit der Zellen.

Unter anderem hat der Einsatz der CTF-Technologie Speicherchips wirtschaftlicher gemacht. Laut Samsung können die Einsparungen im Vergleich zum planaren Speicher 40% erreichen.

Die dreidimensionale 3D-V-NAND-Zelle ist ein Zylinder, dessen äußere Schicht ein Steuergatter und dessen innere ein Isolator ist. Die Zellen befinden sich übereinander und bilden einen Stapel, in dem ein zylindrischer Kanal aus polykristallinem Silizium verläuft, der allen Zellen gemeinsam ist. Die Anzahl der Zellen im Stapel entspricht der Anzahl der Schichten des Flash-Speichers.

Der 3D-V-NAND-Speicher bietet auch eine höhere Geschwindigkeit. Dies wurde erreicht, indem der Algorithmus zum Schreiben in die Zelle vereinfacht wurde - jetzt wird anstelle von drei Operationen nur eine ausgeführt. Die Vereinfachung des Algorithmus wurde durch weniger Interferenzen zwischen Zellen ermöglicht. Im Fall eines planaren Speichers war aufgrund möglicher Interferenzen zwischen benachbarten Zellen vor der Aufzeichnung eine zusätzliche Analyse erforderlich. Der vertikale Speicher ist frei von diesem Problem und die Aufzeichnung erfolgt in einem Schritt.

Nun, ein paar Worte zur Zuverlässigkeit. 3D-V-NAND-Speicher sind viel weniger verschleißanfällig, da zum Schreiben von Informationen in die Zelle keine Hochspannung erforderlich ist. Denken Sie daran, dass zum Platzieren von Daten in einer planaren Speicherzelle eine Spannung in der Größenordnung von 20 V angelegt wird. Für den dreidimensionalen Speicher ist dieser Indikator niedriger. Die Zuverlässigkeit wurde durch die Tatsache positiv beeinflusst, dass die Herstellung eines dreidimensionalen Flash-Speichers keine subtilen technologischen Standards erfordert. Beispielsweise wird die dritte Generation eines 3D-V-NAND-Speichers mit 48 Schichten unter Verwendung einer debuggten 40-nm-Prozesstechnologie hergestellt.

Während Samsung mit Verlust 3D-Flash-Speicherchips produzierte (was übrigens von einem koreanischen Unternehmen offiziell bestätigt wurde), entwickelten andere Flash-Speicherhersteller konkurrierende Technologien. Daher haben sich die Unternehmen Toshiba und SanDisk zusammengetan, um einen dreidimensionalen Flash-Speicher BiCS 3D NAND (Bit Cost Scalable) herauszubringen.

Die Arbeiten an der Technologie begannen bereits 2007 mit den Bemühungen eines Toshiba, und die ersten Beispiele für dreidimensionale Flash-Speicher-BiCS wurden 2009 demonstriert. Seitdem wurde die technologische Entwicklung nicht beschleunigt. Darüber hinaus machte die Toshiba / SanDisk-Allianz klar, dass sie 3D-Flash-Speicher erst dann in die Massenproduktion bringen würden, wenn dies wirtschaftlich rentabel war.

Der Hauptunterschied zwischen Toshiba 3D-Flash-Speicher und planarem Flash, wie im Fall von Samsung 3D V-NAND, ist die Verwendung der CTF-Technologie anstelle klassischer Floating-Gate-Transistoren. Siliziumnitrid (SiN) dient auch als Material für den isolierten Bereich. Das Funktionsprinzip der Technologie in BiCS 3D NAND bleibt das gleiche: Informationen werden nicht wie zuvor im Floating Gate platziert, sondern in einem isolierten Bereich.

Was BiCS 3D NAND von der 3D V-NAND-Technologie unterscheidet, ist die Verwendung von U-förmigen Linien (Linien). Dies bedeutet, dass die Zellen nicht in einer Reihe, sondern in einer U-förmigen Reihenfolge gruppiert sind. Laut Toshiba können Sie mit diesem Ansatz maximale Zuverlässigkeit und Geschwindigkeit erreichen. Dies wurde möglich durch die Tatsache, dass sich beim U-förmigen Design der Schalttransistor und die Source-Leitung im oberen Teil der Sequenz befinden (und nicht im unteren Teil, wie beim "In-Line" -Design) und keinen Hochtemperatureffekten ausgesetzt sind, wodurch die Anzahl der Fehler beim Lesen und Schreiben verringert wird .

Die Tatsache, dass ein solches Design keine Photolithographie in tiefer ultravioletter Strahlung erfordert, bezieht sich auch auf die Vorteile des U-förmigen Designs. Daher kann das Unternehmen für die Herstellung eines dreidimensionalen Flash-Speichers vorhandene Produktionsanlagen nutzen.

Interessant ist auch, dass bei der Herstellung von BiCS 3D NAND Toshiba erstmals in Massen die Technologie der Dünnschichttransistoren (TFT) zum Einsatz kommt.

Bei den technischen Eigenschaften von BiCS-Chips handelt es sich um 48-lagige DC-Speicherkristalle. Ihre Dichte beträgt 256 Gbit / s. Während der Produktion wird ein debuggter 30-40-nm-Herstellungsprozess verwendet. Im Allgemeinen sind die Eigenschaften der ersten Massen-BiCS-3D-NAND-Chips denen der dritten Generation von Samsung 3D-V-NAND-Kristallen sehr ähnlich.

Die Micron / Intel Alliance entwickelt außerdem einen eigenen dreidimensionalen Flash-Speicher. Viele Experten sagten voraus, dass alle 3D-NAND-Projekte CFT-Technologie verwenden würden, aber Micron mit Intel überraschte alle und ging einen anderen Weg. Die Basis ihres dreidimensionalen Flash-Speichers sind Zellen mit einem schwebenden Verschluss. Micron argumentiert, dass es diese Architektur ist, mit der Sie die Ladung zuverlässiger in der Zelle speichern können.

Darüber hinaus verwendet 3D NAND CMOS Under the Array-Technologie. Dies bedeutet, dass sich die gesamte Steuerlogik nicht wie in 2D-NAND neben dem Speicherarray befindet, sondern darunter. Mit einem solchen Design können Sie bis zu 20% der Chipfläche freigeben und Speicherzellen an dieser Stelle platzieren.

Micron verspricht, in diesem Jahr dreidimensionale Flash-Speicherchips in Serie zu produzieren. Dies sind 32-Schicht-Kristalle mit einer Dichte von 256 Gbit (MLC) und 384 Gbit (TLC).

Über die 3D-Flash-Architektur von SK Hynix ist nicht viel bekannt. Ursprünglich plante das südkoreanische Unternehmen die Verwendung einer Zelle mit schwimmendem Verschluss, doch am Ende fiel die Wahl auf die CTF-Technologie. In diesem Jahr verspricht SK Hynix, endlich die Massenproduktion von 3D NAND zu starten. Dies werden 48-Schicht-TLC-Chips mit 256 Gbit sein.

Was OCZ betrifft, so ist die Ausgabe von BiCS-SSDs, die auf einem dreidimensionalen BiCS-Flash-Speicher basieren, natürlich in unseren unmittelbaren Plänen enthalten. Das Erscheinungsdatum neuer Geräte hängt von Toshiba ab, das verspricht, die Lieferung von BiCS 3D NAND-Chips in der zweiten Hälfte dieses Jahres zu arrangieren.

Source: https://habr.com/ru/post/de391899/