Dies ist nicht das erste Jahr, in dem die Wilson Research Group Trends bei FPGA und ASIC untersucht. Laut Forschung können Sie die Hauptvektoren der Entwicklung und Veränderung bestimmen, die in der Welt der programmierbaren Logik auftreten.
Samen
Auf Habré und anderswo finden Sie nicht so häufig Informationen zu Analysen des FPGA-Entwicklungsmarkts. Es ist nicht klar, was und wie sich ändert, obwohl es den Anschein hat, dass sich auf dem Markt ziemlich viel ändert und Interesse besteht. Leute weit weg von FPGAs und sie hörten von Alteras Kauf durch Intel.
Warum gibt es keine Informationen? Dieser Beitrag soll alles reparieren und Ordnung und Klarheit in die Reihen der Hardware bringen.
Und immer noch versuchen, den Holivar zwischen den Anhängern von Verilog / SystemVerilog und VHDL zu beenden. Hurra!
Und doch ... hier sind die wichtigsten Punkte auf FPGA, wenn Sie ASIC benötigen - es gibt Links zu Quellen in der Fußzeile. Wenn großes Interesse besteht, können Sie einen separaten Beitrag schreiben.
Fangen wir an
Die meisten Teilnehmer der Umfrage sind Elektronikdesigner (Hardware-Designer) und Verifizierungsingenieure (Verifizierungsingenieur).
Die Studie ergab eine Tendenz, die Anzahl der eingebetteten Prozessoren in FPGA-Projekten seit 2014 zu erhöhen (von 56% auf 59%).
Der Anstieg ist vernachlässigbar. Und es ist klar warum. Projekte, die eingebettete Prozessoren verwenden, erhöhen die Komplexität der Überprüfung aufgrund von Hardware- und Software-Interaktionen sowie der Notwendigkeit, komplexe Schnittstellen zu implementieren.
Der Markt für programmierbare SoC-FPGAs wie ZYNQ von Xilinx, Arria / Cydone von Altera (Intel) und SmartFusion von Microsemi wächst. Die Implementierung von Projekten mit integriertem Prozessor wurde erheblich vereinfacht, und jetzt werden 36% der FPGA-Projekte auf diesen Chips veröffentlicht.
Gleichzeitig wächst der Anteil von Projekten, die standardisierte Schnittstellen auf einem Chip anstelle von proprietären verwenden. Das Wachstum von AMBA ist auf die Tatsache zurückzuführen, dass in den oben genannten Chips der eingebaute Prozessor in der Regel ARM ist. Ja, und der Standard ist offen.
Nun zur Überprüfung
48% der für das Projekt aufgewendeten Zeit wird für die Überprüfung aufgewendet. Dieser Wert wächst. So dauerte die Überprüfung beispielsweise 2014 46% und 2012 43% der Projektzeit.
Wenn Sie sich die durchschnittliche Zeit ansehen, die Verifizierungsingenieure für verschiedene Aufgaben im Zusammenhang mit einem bestimmten Projekt aufwenden, werden Sie feststellen, dass sie die meiste Zeit damit verbringen, Fehler zu finden und zu beheben. Diese Zeit unterscheidet sich in der Regel von Projekt zu Projekt erheblich.
Die folgenden Daten erklären dem Manager, warum Sie das Projekt nicht rechtzeitig abgeschlossen haben :)
Wenn Sie Ihr Projekt eineinhalb Mal höher als geplant abschließen, sind Sie weit von einer Ausnahme entfernt (ungefähr jedes zehnte Projekt wird auf diese Weise geliefert).
Während oder vor Ablauf der Frist werden nur 35% der Projekte abgeschlossen.
Die Zeitverzögerung ist in der Regel darauf zurückzuführen, dass 78% der Projekte "schwierige" Fehler aufweisen. Mindestens 30% der Projekte weisen einen Fehler auf, und die Abhängigkeit der Anzahl der Projekte von der Anzahl der Fehler hat die Form einer Rayleigh-Verteilung.
Fehlertypen in FPGA-Projekten können von den beliebtesten bis zu weniger klassifiziert werden. Der häufigste Fehler, bei dem ein Projekt verarbeitet werden muss, ist ein logischer oder funktionaler Fehler, dann Fehler beim Timing in Analog-Digital-Schaltkreisen, Fehler in der Firmware-Datei für den Prozessor usw.
Die Hauptursachen für Fehler in der Logik und Funktionalität des Projekts sind:
1. Fehler im Design, 2. Änderungen in der Spezifikation, 3. Falsche oder unvollständige Dokumentation, 4. Fehler in ihren oder IP-Blöcken / Testbenches von Drittanbietern und anderen Elementen des Projekts.
Behauptungen, Funktions- und Codeabdeckung sowie zufällig begrenzte Simulationen werden zunehmend als Testwerkzeuge verwendet:
47% der Projekte sind für die Überprüfung von Behauptungen als Strategie zur Codeüberprüfung angepasst.
HDL-Sprachen und mehr
Sprachen, die für das RTL-Design verwendet werden .
Die Anzahl der VHDL-Codes in Projekten nimmt ab. Und das ist ein globaler Trend. Dieser Rückgang ist jedoch für europäische Entwickler weniger relevant, bei denen FPGA-Projekte zu 79% in VHDL geschrieben sind, während der weltweite Durchschnitt bei 62% liegt.
In Tests verwendete SprachenHier ist SystemVerilog der unbestrittene Marktführer. Aber hier unterscheiden sich europäische Entwickler sehr vom Rest der Welt. In Europa wird VHDL in 66% der Fälle zur Verifizierung verwendet, während SystemVerilog in 41% der Fälle verwendet wird.
VHDL lebt also irgendwie. Es ist natürlich nicht klar, warum sich die Statistiken in Europa von den globalen unterscheiden. Vielleicht liegt das am Studium. Obwohl ich andererseits freiberuflich tätig sein musste und es Aufträge von amerikanischen Studenten gab, waren fast alle von ihnen auf VHDL.
Das ist alles.
Ich hoffe, der Artikel hat Ihnen geholfen.
Lesen Sie hier mehr -
FPGA-Quellen:
ZeitenZweiDreiASIC-Quellen:
ZeitenZweiDrei