Das CXL-Konsortium hat
einen neuen offenen Standard eingeführt - Compute Express Link (
CXL ). Dies hilft bei der Organisation der Hochgeschwindigkeitskommunikation zwischen dem Prozessor und anderen Geräten - GPU, FPGA und Speicher. CXL 1.0 basiert auf der PCIe 5.0-Schnittstelle, die
voraussichtlich in diesem Jahr spezifiziert
wird . Lassen Sie uns über die technischen Details und Analoga der Lösung sprechen.
/ Wikimedia / CINECA / CC BYWarum brauchten Sie einen neuen Standard?
Die Notwendigkeit der Verarbeitung und Verschlüsselung großer Datenmengen, die Entwicklung von KI-Systemen und MO-Algorithmen haben dazu geführt, dass heterogene Lösungen immer beliebter werden. In ihnen arbeiten Allzweckprozessoren mit Beschleunigern zusammen - Grafikprozessoren, FPGAs und ASIC-Chips. Jede Komponente ist auf eine bestimmte Aufgabe spezialisiert, wodurch die Systemleistung verbessert wird.
Bei der Verarbeitung großer Datenmengen (z. B. in Rechenzentren) werden Kanäle zum Informationsaustausch zwischen heterogenen Komponenten manchmal zu einem „Engpass“. Um
Verzögerungen zu
minimieren , führte das CXL-Konsortium (dem Cloud-Anbieter und Entwickler von Rechenzentrumsgeräten angehören) den Compute Express Link-Standard ein.
Was ist über den Standard bekannt
Es basiert auf der PCI Express 5.0-Schnittstelle zum Verbinden von Serverkomponenten. Dies bedeutet, dass der Standard Bandbreite zwischen Computerelementen bis zu 128 GB / s auf 16 Leitungen unterstützt. In diesem Fall wird eine wirtschaftliche 128b / 130b-Codierung verwendet,
die in PCI Express 3.0
implementiert ist .
Schematisch kann die Verbindung wie folgt dargestellt werden:
CXL
verfügt über drei Schnittstellenmethoden. Der erste ist der E / A-Modus zum Übertragen von Befehlen und zum Aktualisieren des Gerätestatus. Das zweite ist das Speicherprotokoll zum Teilen des RAM zwischen dem Host und dem Beschleuniger. Die dritte ist eine Schnittstelle, die die Speicherkohärenz gewährleistet.
Worüber wir in einem Unternehmensblog schreiben:
Potenziale und Nachteile
Der PCIe 5.0-Bus wurde speziell entwickelt, um Probleme zu lösen, die einen maximalen Durchsatz erfordern - mit Grafikprozessoren, Netzwerktechnologien und hoch ausgelasteten Systemen. Daher erwarten CXL-Entwickler, dass der neue Standard bei Instituten für maschinelles Lernen und Betreibern von Rechenzentren gefragt ist. Da die Technologie für GPU, FPGA, ASIC und andere Beschleuniger „
geschärft “ ist, wird sie höchstwahrscheinlich nicht in der Architektur von Benutzer-PCs verwendet.
Die IT-Community ist der Meinung, dass der neue Standard möglicherweise nicht weit verbreitet ist. Da es in der Branche
genügend ähnliche Standards und Spezifikationen gibt, zum Beispiel CCIX und GenZ (wir werden weiter unten darauf eingehen). Eine breite Anpassung des Standards kann durch das Modell seiner Verteilung behindert werden. Obwohl Compute Express Link ein offener Standard ist, haben nur
Mitglieder des Konsortiums Zugriff auf seine vollständige Spezifikation. Und obwohl nicht klar ist, ob sie nach der Veröffentlichung auf dem Markt miteinander konkurrieren werden.
/ Wikimedia / BiomedNMR / CC BY-SAÄhnliche Standards
Wie oben erwähnt, verfügt CXL über mehrere Analoga, einschließlich GenZ und CCIX.
Die GenZ-Busspezifikation, die
als "möglicher Nachfolger von PCIe" bezeichnet wird, wurde im Februar 2018 veröffentlicht. Ungefähr fünfzig große IT-Unternehmen nahmen an ihrer Entwicklung teil. Der Zweck der Erstellung des Standards unterscheidet sich nicht von den Zielen von CXL - die Geschwindigkeit des Datenaustauschs zwischen Prozessor, Speicher und Grafikkarten zu erhöhen.
Vertreter des Konsortiums
argumentieren, dass Gen-Z die in PCIe
vorhandene Punkt-zu-Punkt-Kommunikationsbeschränkung umgeht und direkt auf den Speicher zugreift. Die Spezifikation ist bereits fertig und auf der Website des Konsortiums gemeinfrei.
CCIX ist ein weiteres
Konsortium , dem namhafte Unternehmen angehören. Die erste
Spezifikation des gleichnamigen Standards
wurde im Sommer 2018 veröffentlicht. Sie basiert auf PCIe 4.0, mit dem ein Durchsatz von 25 GB / s erreicht werden kann.
Das auf der ersten CCIX-Spezifikation basierende Architekturkonzept wurde bereits von Xilinx auf seinem
Versal FPGA-Chip implementiert. In naher Zukunft planen auch andere Marktteilnehmer die Einführung von CCIX. Einige von ihnen haben bereits Testimplementierungen
eingereicht .
Die Zukunft des Standards
Mindestens zwei Konsortien liegen CXL bereits in Bezug auf die Geschwindigkeit der Spezifikationsentwicklung
voraus . Es besteht jedoch die Möglichkeit, dass die Vorteile des PCIe 5.0-Standards CXL dabei helfen, sich von der Konkurrenz abzuheben und zum Industriestandard für Hersteller von Prozessoren und heterogenen Systemen zu werden. Geräte, die auf dieser Technologie basieren,
werden dazu beitragen, die Arbeit mit Daten im Rechenzentrum und in der Cloud
zu beschleunigen, und werden bei der Entwicklung von KI-Systemen und HPC-Lösungen Anwendung finden.
Was gibt es sonst noch in unserem Blog über Habré zu lesen: