Hardwarekomponenten des Bord-MPS des Unified Strike Fighter F-35

Die Prioritäten der modernen militärischen Luftfahrt konzentrieren sich auf ein qualitativ hochwertiges Situationsbewusstsein. Der moderne Jäger ist daher ein fliegender Schwarm von High-Tech-Sensoren. Die Informationen dieser Sensoren werden von einem integrierten Mikroprozessorsystem (MPS) gesammelt, verarbeitet und dem Benutzer präsentiert. Gestern wurden HPEC-Hybride (einschließlich CPU, GPU und FPGA) zur Implementierung verwendet. Für die Implementierung werden heute Single-Chip-SoC-Systeme verwendet, die neben dem Zusammenbau aller Komponenten auf einem Chipsatz auch ein Intra-Chip-Netzwerk (NoC) als Alternative zum herkömmlichen Datenübertragungs-Backbone organisieren. Morgen, wenn SoC-Systeme noch ausgereifter werden, wird die Ankunft der polymorphen Nanoelektronik erwartet, was zu einer signifikanten Steigerung der Produktivität und einer Verringerung der Veralterungsrate führen wird.

Einführung

Wenn in der Ära der Kämpfer der 4. Generation die Indikatoren für die Kampfüberlegenheit hohe Geschwindigkeit und wirtschaftlicher Energieverbrauch waren, dann wird in der Ära der Kämpfer der 5. Generation die Kampfüberlegenheit zunächst an der Qualität des Situationsbewusstseins gemessen. [6] Daher ist ein moderner Kämpfer ein fliegender Schwarm aller Arten von High-Tech-Sensoren, der ein "360-Grad-Situationsbewusstsein" bietet. [5] Das Sammeln von Informationen von diesen Sensoren, ihre Verarbeitung und die für den Piloten verdauliche Leistung erfordern eine enorme Rechenleistung.

Alle diese Berechnungen müssen an Bord durchgeführt werden, da die Gesamtintensität des Eingangsdatenstroms aus dem gesamten Schwarm von Sensoren (Videokameras, Radargeräte, Ultraviolett- und Infrarotsensoren, Lidar, Sonar usw.) die Bandbreite externer Hochgeschwindigkeitskommunikationskanäle um mindestens das 1000-fache überschreitet. [2] Die Signalverarbeitung an Bord ist ebenfalls attraktiv, da der Pilot relevante Informationen in Echtzeit empfangen kann.

Mit „Verdaulichkeit der Präsentation“ ist gemeint, dass alle Informationen, egal wie heterogen sie auch sein mögen, zu einem einzigen „Theaterbild der Feindseligkeiten“ zusammengefasst werden sollten [9], dessen Interpretation sich nicht in eine rätselhafte analytische Aufgabe verwandeln sollte (wie es in der alten war) Kampfmodelle, bei denen der Pilot gleichzeitig ein Dutzend Displays überwachen musste).

Hochleistungsintegriertes System

Die Verantwortung für diese Theaterproduktion oder, formeller ausgedrückt, die Verantwortung für die Lösung dieser komplexen schwierigen Aufgabe liegt beim integrierten MPS, das neben hoher Leistung auch einen ausreichend niedrigen SWaP-Wert (Größe, Gewicht und Stromverbrauch) liefern sollte, was an sich ein „immergrünes Problem“ ist. ". [8] Eine beliebte (aber nicht die fortschrittlichste) Lösung in dieser Hinsicht ist heute die Verwendung von drei verschiedenen Prozessoren in einem Paket: CPU, GPU und FPGA. Der etablierte Name für diesen Hybrid ist HPEC (High Performance Integrated System). [2] Der Schlüssel zu einer hybriden, erfolgreichen Implementierung ist die durchdachte Architektur des MPS, die die besten Eigenschaften jedes Prozessors nutzt und deren Schwächen umgeht. Ziel der HPEC-Architektur ist es, den Synergieeffekt zu erzielen - wenn die Leistung des endgültigen Hybridsystems die Gesamtleistung seiner Bestandteile erheblich übersteigt. T.O. Die Hybridarchitektur kombiniert mehrere verschiedene Prozessortypen in einem Paket. Die Idee ist, dass Sie, wenn Sie die Stärken jeder einzelnen Komponente nutzen, ein fortschrittliches HPEC-System bauen können, das zu einer beeindruckenden Leistung führt, und dass das Baby ein Baby-SWaP ist. [10] Lassen Sie uns jede der drei Komponenten der HPEC-Architektur genauer betrachten.

HPEC Hybrid Beispiel

Der Vorteil von FPGA besteht darin, dass Algorithmen in Hardware implementiert sind und eine solche Implementierung, wie Sie wissen, immer schneller ist. Darüber hinaus können FPGAs bei relativ niedrigen Taktraten in der Größenordnung von Hunderten von MHz Zehntausende von Berechnungen pro Taktzyklus durchführen und verbrauchen immer noch viel weniger Strom als GPUs. FPGA ist auch in Bezug auf die Reaktionszeit schwierig zu konkurrieren (Hunderte von Nanosekunden gegenüber einem Dutzend Mikrosekunden, die die GPU bereitstellen kann). Es ist auch erwähnenswert, dass moderne FPGAs die Fähigkeit haben, sich dynamisch neu zu konfigurieren: Sie können im laufenden Betrieb neu programmiert werden (ohne neu zu starten und anzuhalten) - um die Algorithmen an sich ändernde Betriebsbedingungen anzupassen. Daher eignet sich FPGA (z. B. Xilinx) gut für die primäre Verarbeitung von Daten, die von Sensoren empfangen werden. Es durchsucht die von den Sensoren kommenden Rohdaten und leitet einen stärker komprimierten Nutzstrom weiter. FPGA ist hier unverzichtbar, denn ein homogener Datenstrom, dessen Verarbeitung auch leicht zu parallelisieren ist, ist genau die Aufgabe, bei der FPGA führend im Genre ist.

FPGAs sind derzeit der Kern der kritischsten Subsysteme des Bord-MPS der militärischen Luftfahrt: ein Bordsteuerungscomputer, ein Navigationssystem, Kabinendisplays, Bremssysteme, Kabinentemperatur- und -druckregler, Beleuchtungsgeräte und Steuergeräte für Flugzeugtriebwerke. [14] FPGAs sind auch der Kern der integrierten Netzwerkkommunikation, der elektrooptischen Leitsysteme und anderer Arten intensiven ressourcenintensiven Rechnens für „integrierte Avionikmodule“ (IMA) an Bord eines „Unified Strike Fighter“ (JSF) wie der F-35. [5]

GPU (zum Beispiel Nvidia Tesla) - gut für die parallele Verarbeitung von Algorithmen mit intensiver Mathematik und Gleitkomma. Es macht es besser als FPGA und CPU. Das massive parallele Design der GPU - bestehend aus mehreren hundert Kernen - ermöglicht es Ihnen, parallele Algorithmen viel schneller als die CPU zu verarbeiten. FPGA kann natürlich auch gut parallel verarbeitet werden, aber nicht, wenn es um Gleitkommaoperationen geht. FPGA allein weiß nicht, wie man das macht, während die moderne GPU eine Billion Gleitkommaoperationen pro Sekunde bietet - was beispielsweise für Aufgaben wie das Zusammenfügen mehrerer Gigapixel-Videostreams sehr nützlich ist.

Eine Multi-Core-CPU (z. B. Intel Core i7) eignet sich für die kognitive Verarbeitung.

Wenn Sie also die besten Eigenschaften aller Prozessoren nutzen und ihre Schwächen umgehen, können Sie eine außergewöhnliche Rechenleistung erzielen. Darüber hinaus können andere spezialisierte Prozessoren in HPEC integriert werden, um eine noch höhere Leistung zu erzielen. Zur Lösung der Probleme eines Bordnavigationssystems kann beispielsweise die PPU (Physics Processing Unit) verwendet werden - ein Hardwarebeschleuniger für physikalische Berechnungen, der für die Arbeit mit der Dynamik von Festkörpern, Flüssigkeiten und Weichkörpern, für die Kollisionserkennung, für die Finite-Elemente-Analyse, für die Analyse von Objektfehlern und optimiert ist usw. [11] Andere Beispiele für spezialisierte Prozessoren sind ein Hardwarebeschleuniger für die Radarsignalverarbeitung [1] und ein Hardwarebeschleuniger für die Graphanalyse [12], die für die Verarbeitung von "Big Data" unverzichtbar sind. In absehbarer Zukunft wird - aufgrund der Reduzierung der Hardwarekosten und der Vereinfachung des Entwicklungsprozesses - das Auftreten einer Vielzahl von Hardwarebeschleunigern erwartet, die das "periodische System rechnerischer Primärelemente" [10] wieder auffüllen werden, wodurch der alchemistische Prozess des Konstruktionsentwurfs noch effektiver wird.

Schrumpfen Sie MPS auf einem Chipsatz

Daher haben wir uns die HPEC-Architektur angesehen, die eine hohe Leistung bei relativ geringem SWaP-Wert bietet. In dieser Hinsicht gibt es jedoch eine fortschrittlichere Lösung: das SoC-Konzept, dessen Kern darin besteht, das gesamte Mikroprozessorsystem auf einem Chipsatz zu platzieren . SoC kombiniert Prozessorprogrammierbarkeit mit FPGA-Hardwarekonfigurierbarkeit und bietet ein unübertroffenes Maß an Systemleistung, Flexibilität und Skalierbarkeit.

Eine signifikante Verschiebung in dieser Hinsicht hin zur Softwarekomponente ermöglicht es, multifunktionale Systeme mit immer größeren Fähigkeiten und immer geringeren Größen und Kosten zu schaffen. Die Verwendung umprogrammierbarer Komponenten ermöglicht auch billigere und schnellere Updates für Legacy-Systeme - ohne dass Hardware-Updates bei jeder schrittweisen Verbesserung ihrer Architektur erforderlich sind, was besonders für die Militärindustrie wichtig ist.

Ein typisches SoC-System umfasst:

• Mikrocontroller, Multi-Core-CPU oder DSP-Core;
• Speicherblöcke mit einer Auswahl von: ROM, RAM, EEPROM und Flash;
• Zeitgeber - einschließlich Generatoren und Phasenregelkreisen;
• Peripheriegeräte, einschließlich Zähler-Timer, Echtzeit-Timer, Ein- und Rücksetzgeneratoren;
• externe Schnittstellen, einschließlich gängiger: USB, FireWire, Ethernet, USART und SPI;
• analoge Schnittstellen, einschließlich DAC- und ADC-Blöcke;
• Spannungsregler und Energieverwaltungsschaltungen;
• Datenübertragungsbusse, über die alle oben genannten Blöcke Informationen austauschen;
• DMA-Controller zwischen externen Schnittstellen und Speicher ermöglichen den Datenaustausch unter Umgehung des Prozessorkerns und erhöhen so den Durchsatz von SoC.

Der neue Trend bei einer derart groß angelegten SoC-Integration, dessen letzter Strohhalm die wachsende Beliebtheit von Acht-Kern-Prozessoren war, ist das „Intra-Chip-Netzwerk“ (NoC). Dieses Konzept schlägt vor , herkömmliche Datenübertragungsbusse aufzugeben und durch ein Intra-Chip-Netzwerk zu ersetzen . Beispielsweise verwendet Arteris Inc das NoC-Konzept, um den Intra-Chip-Verkehr zu verwalten und Steuersignale auszutauschen, was zu einer signifikanten Steigerung des Durchsatzes führt. [7]

SoC-Systemarchitektur von Arteris Inc.

Fazit

Zusammenfassend lässt sich sagen, dass die Entwicklung des kleinen Formfaktors eingebetteter Computersysteme so schnell stattgefunden hat und die Auswirkungen auf die Architektur und die Systemfähigkeiten so groß sind Es kann Jahre dauern, bis Konstrukteure dieses innovative Single-Chip-Konzept in ihre Lösungen integriert haben. Da die Bemühungen zur Entwicklung von SoC-Systemen weitgehend darauf abzielen, Hardware so langsam wie möglich veralten zu lassen, dominieren sie tendenziell reprogrammierbare Komponenten. Es besteht daher Grund zu der Annahme, dass die Nanoelektronik von morgen vollständig angepasst werden kann, wodurch die Grenze zwischen Hardware- und Software-Design vollständig aufgehoben wird. [7] Tatsächlich markiert ein solches Ereignis den Beginn einer neuen Ära - der polymorphen Nanoelektronik, die widersprüchliche Eigenschaften wie Flexibilität auf Softwareebene und Hochleistungs-Hardwarebeschleunigung kombiniert. Auf diese Weise können Entwickler aus ihren vorhandenen Software- und Hardwarearchitekturen nur die besten Eigenschaften herausholen, und ihre Schwächen können nicht ignoriert werden (wie dies beim Entwerfen einer HPEC-Architektur der Fall ist) und werden im Prinzip nicht in das endgültige Design des Geräts einbezogen. Gleichzeitig wird die Wahrscheinlichkeit, den Synergieeffekt zu erzielen (der in der Diskussion der HPEC-Architektur diskutiert wurde), signifikant erhöht. Dies wird zweifellos eine Schlüsselrolle bei der Verbesserung der Qualität des Situationsbewusstseins spielen, das, wie zu Beginn des Artikels gesagt wurde, heute der Schlüssel zur militärischen Überlegenheit ist. Nicht nur im Luftraum, sondern auch im Rest des "Operationssaals".