Chipverpackungen spielen eine entscheidende, wenn auch nicht so auffällige Rolle in der Elektronikfertigung. Als physische Schnittstelle zwischen Prozessor und Motherboard ist die Verpackung die Übertragungsverbindung für elektrische Signale und Strom. Je höher die Anforderungen an den Prozessor sind, desto schwieriger wird das Verpackungsproblem.
In diesem Artikel werden wir kurz über die neuesten Verpackungstechnologien sprechen, die diesen Monat buchstäblich vorgestellt werden, und
Folien mit kleinen Präsentationsvideos zeigen.
Die Verpackung ist also nicht nur der letzte Schritt bei der Herstellung eines Prozessors, sondern eines der Innovationsobjekte. Dank der fortschrittlichen Verpackungstechnologie können Sie heterogene Computerelemente kombinieren, die mit verschiedenen Technologien erstellt wurden, während die Leistung auf dem Niveau eines Einzelchip-Systems bleibt und dessen Größe viel größer ist. Diese Technologien verändern die gesamte Systemarchitektur dramatisch und steigern deren Leistung und Effizienz.
Dies sind die Verpackungsinnovationen, die Intel der Welt auf der
SEMICON West- Konferenz in San Francisco im Juli vorgestellt hat.
Co-EMIB. Intel EMIB- und Foveros-Technologien verwenden Verbindungen mit hoher Dichte, um einen hohen Durchsatz bei geringem Stromverbrauch zu erzielen. Auf diese Weise wird eine hohe E / A-Dichte erreicht.
Spoiler über EMIB und FoverosMit der EMIB-Technologie ( Embedded Multi-Die Interconnect Bridge ) können Sie Blöcke aus verschiedenen technologischen Prozessen in einem Produkt kombinieren. Im Fall von EMIB sieht die SoC-Struktur nicht die Verwendung eines Substrats (Interposers) vor. Bei der Verwendung verbinden SoC-Module Siliziumbrücken, sodass Sie nur bei Bedarf hochdichte Kristall-Kristall-Verbindungen herstellen können.
Intel Foveros ist die branchenweit erste volumetrische Logik- Array- Technologie. Es bietet eine größere Flexibilität im Vergleich zu einer ähnlichen Technologie mit einer passiven Rückwandplatine. Ein Einzelfallsystem kann in eine größere Anzahl von Blöcken unterteilt werden, die sich in einer zweiten Schicht auf dem Basischip befinden, auf der die Eingangs- / Ausgangsblöcke, der SRAM und die Stromversorgungsschaltungen gebildet sind.
Co-EMIB ermöglicht die Verbindung von zwei oder mehr Foveros-Elementen mit der Leistung eines Single-Chip-Systems. Im Gegensatz zu konkurrierenden Technologien ist für Co-EMIB kein zusätzlicher Bonding-Chip erforderlich.
ODI (Omni-Directional Interconnect) bietet noch mehr Flexibilität bei der Kommunikation zwischen Verpackungselementen. Der Hauptchip kann auf die gleiche Weise wie bei Verwendung von EMIB mit anderen Chiplets interagieren. Die Wechselwirkung kann auch vertikal durch Siliziumübergänge erfolgen - durch Silizium-Durchkontaktierungen (TSV) mit dem darunter liegenden Basiskristall, wie in Foveros. ODI verwendet große vertikale Jumper, um dem oberen Kristall von der Basis Energie zuzuführen. Größere TSVs haben einen geringeren Widerstand, bieten eine zuverlässigere Stromversorgung und eine geringere Latenz. Darüber hinaus reduziert dieser Ansatz die Anzahl der benötigten TSVs, wodurch Platz für aktive Elemente frei wird und Verpackungsraum gespart wird.
MDIO (Multi-Die I / O) , eine Schnittstelle zwischen den Kristallen, basiert auf dem Advanced Interface Bus (AIB). Mit dieser Technologie können Sie einen modularen Ansatz für das Systemdesign implementieren, der eine Bibliothek mit Chipsätzen für geistiges Eigentum enthält. MDIO bietet eine bessere Energieeffizienz sowie die doppelte Geschwindigkeit pro Pin und Bandbreitendichte. Die folgende Tabelle vergleicht MDIO mit früheren Technologien und einem Konkurrenten von TSMC.
Diese Technologien können zusammen verwendet werden. Wir werden sie in den nächsten Generationen von Intel SoC sehen.