Tecnología 3D NAND Flash

Hola a todos! Como saben, la memoria flash plana NAND moderna casi ha agotado su potencial. Su principal problema es que cada vez es más difícil reducir el tamaño del cristal. Según los expertos, los estándares tecnológicos de 14-15 nm se convertirán en el límite de la memoria flash plana, al menos en el futuro cercano. Y será reemplazado por la tecnología de memoria flash "vertical" - 3D NAND.

Es muy importante comprender qué impide la reducción adicional del tamaño del cristal. En primer lugar, el desarrollo de procesos de fabricación más finos requiere equipos costosos, cuya compra puede no estar justificada en el futuro desde un punto de vista económico. Y si la adquisición de nuevas máquinas litográficas es un problema solucionable, entonces el problema del flujo de carga de una celda a otra, debido a los errores que ocurren, no es tan fácil de resolver.

En resumen, la industria se encontró en una situación en la que se agotaron los recursos de la memoria flash ordinaria, plana y plana. Por lo tanto, surgió la idea de colocar celdas no solo en el plano, sino también en capas. Por lo tanto, el chip recibe una estructura tridimensional y es capaz de almacenar mucha más información por unidad de área que los cristales bidimensionales. La tecnología se llama 3D NAND. Vale la pena señalar de inmediato que los fabricantes utilizan diversas técnicas para crear memoria tridimensional, por lo que la arquitectura de 3D NAND para cada empresa puede tener sus propias características y diferencias.

La primera compañía en establecer la producción de memoria flash tridimensional llamada 3D V-NAND y unidades basadas en ellas fue el gigante coreano Samsung. En 2013, anunciaron el lanzamiento de los primeros chips MLC tridimensionales, con 24 capas. Y un año después, una implementación en 3D recibió una memoria flash TLC, cuyo número de capas aumentó a 32.

Como saben, el diseño de una memoria flash plana se basa en un transistor de puerta flotante. El obturador flotante tiene la capacidad de mantener una carga durante mucho tiempo. Al final resultó que, este es el principal inconveniente del diseño: cuando el proceso técnico disminuye debido al desgaste de las celdas, la carga puede fluir de una celda a otra. Para resolver este problema, Samsung utiliza la tecnología 3D Charge Trap Flash, que significa "trampa de carga" en inglés.

Su esencia radica en el hecho de que la carga ahora no se coloca en una puerta flotante, sino en un área aislada de una celda hecha de material no conductor, en este caso, nitruro de silicio (SiN). Esto reduce la probabilidad de "fuga" de la carga y aumenta la fiabilidad de las células.

Entre otras cosas, el uso de la tecnología CTF ha hecho que los chips de memoria sean más económicos. Según Samsung, los ahorros pueden alcanzar el 40% en comparación con la memoria plana.

La celda tridimensional 3D V-NAND es un cilindro, cuya capa externa es una puerta de control, y la interna es un aislante. Las celdas están ubicadas una encima de la otra y forman una pila, dentro de la cual pasa un canal cilíndrico hecho de silicio policristalino común para todas las celdas. El número de celdas en la pila es equivalente al número de capas de memoria flash.

La memoria 3D V-NAND también cuenta con una mayor velocidad. Esto se logró simplificando el algoritmo para escribir en la celda: ahora, en lugar de tres operaciones, solo se realiza una. La simplificación del algoritmo fue posible debido a la menor interferencia entre las células. En el caso de la memoria plana, debido a la posible interferencia entre las células vecinas, se requirió un análisis adicional antes de la grabación. La memoria vertical está libre de este problema y la grabación se realiza en un solo paso.

Bueno, algunas palabras sobre confiabilidad. La memoria 3D V-NAND es mucho menos susceptible al desgaste debido al hecho de que no requiere alto voltaje para escribir información en la celda. Recuerde que para colocar datos en una celda de memoria plana, se aplica un voltaje del orden de 20 V. Para la memoria tridimensional, este indicador es más bajo. La fiabilidad se vio favorablemente afectada por el hecho de que la producción de memoria flash tridimensional no requiere estándares tecnológicos sutiles. Por ejemplo, la tercera generación de memoria 3D V-NAND con 48 capas se produce utilizando una tecnología de proceso depurada de 40 nm.

Mientras Samsung producía chips de memoria flash tridimensional con pérdidas (lo que, por cierto, fue confirmado oficialmente por una empresa coreana), otros fabricantes de memoria flash estaban desarrollando tecnologías competidoras. Entonces, las compañías Toshiba y SanDisk se unieron para lanzar una memoria flash tridimensional BiCS 3D NAND (Bit Cost escalable).

El trabajo en la tecnología comenzó en 2007 con los esfuerzos de un Toshiba, y las primeras muestras de memoria flash tridimensional BiCS se demostraron en 2009. Desde entonces, el desarrollo de la tecnología no se ha acelerado. Además, la alianza Toshiba / SanDisk dejó en claro que no iban a poner la memoria flash 3D en producción en masa hasta que fuera económicamente viable.

La principal diferencia entre la memoria flash 3D de Toshiba y el flash plano, como en el caso de Samsung 3D V-NAND, es el uso de la tecnología CTF en lugar de los transistores de puerta flotante clásicos. El nitruro de silicio (SiN) también sirve como material para la región aislada. El principio de funcionamiento de la tecnología en BiCS 3D NAND sigue siendo el mismo: la información no se coloca en la puerta flotante, como antes, sino en un área aislada.

Lo que distingue a BiCS 3D NAND de la tecnología 3D V-NAND es el uso de líneas en forma de U (líneas). Esto significa que las celdas no están agrupadas en una fila, sino en una secuencia en forma de U. Según Toshiba, este enfoque le permite alcanzar la máxima fiabilidad y velocidad. Esto fue posible debido al hecho de que en el diseño en forma de U, el transistor de conmutación y la línea de origen se encuentran en la parte superior de la secuencia (y no en la inferior, como en el diseño "en línea") y no están expuestos a efectos de alta temperatura, como resultado de lo cual se reduce el número de errores en la lectura y escritura .

Además, el hecho de que tal diseño no requiera el uso de fotolitografía en radiación ultravioleta profunda también se relaciona con las ventajas del diseño en forma de U. Por lo tanto, para la fabricación de memoria flash tridimensional, la empresa puede utilizar las instalaciones de producción existentes.

También es interesante que en la producción de BiCS 3D NAND Toshiba por primera vez en masa utilice la tecnología de transistores de película delgada (TFT).

En cuanto a las características técnicas de los chips BiCS, estos serán cristales de memoria de tipo TLC de 48 capas. Su densidad será de 256 Gbps. Durante la producción, se utilizará un proceso de fabricación depurado de 30-40 nm. En general, las características de los primeros chips masivos BiCS 3D NAND serán muy similares a los de la tercera generación de cristales Samsung 3D V-NAND.

Micron / Intel Alliance también está desarrollando su propia memoria flash tridimensional. Muchos expertos predijeron que todos los proyectos 3D NAND usarían la tecnología CFT, pero Micron con Intel sorprendió a todos y tomaron un camino diferente. La base de su memoria flash tridimensional son las celdas con un obturador flotante. Micron argumenta que es esta arquitectura la que le permite almacenar de manera más confiable la carga en la celda.

Además, 3D NAND utiliza la tecnología CMOS Under the Array. Su significado es que toda la lógica de control no se encuentra al lado de la matriz de memoria, como en 2D NAND, sino debajo de ella. Tal diseño le permite liberar hasta el 20% del área del chip y colocar celdas de memoria en este lugar.

Micron promete producir chips de memoria flash tridimensional en masa este año. Estos serán cristales de 32 capas con una densidad de 256 Gbit (MLC) y 384 Gbit (TLC).

No se sabe mucho sobre la arquitectura de flash 3D SK Hynix. Inicialmente, la compañía surcoreana planeaba usar una celda con un obturador flotante, pero al final la elección recayó en la tecnología CTF. Este año, SK Hynix promete lanzar finalmente la producción en masa de 3D NAND. Estos serán chips de 48 capas de 256 Gb TLC.

En cuanto a OCZ, la salida de los SSD BiCS basados ​​en la memoria flash tridimensional BiCS está, por supuesto, incluida en nuestros planes inmediatos. La fecha de lanzamiento de los nuevos dispositivos dependerá de Toshiba, que promete organizar el suministro de chips BiCS 3D NAND en la segunda mitad de este año.

Source: https://habr.com/ru/post/es391899/