Este no es el primer año que el Wilson Research Group ha estado investigando tendencias en FPGA y ASIC. Según la investigación, puede determinar los principales vectores de desarrollo y cambio que ocurren en el mundo de la lógica programable.
Semilla
En Habré, y en otro lugar, no es tan frecuente que pueda encontrar información sobre análisis del mercado de desarrollo de FPGA. No está claro qué y cómo está cambiando, aunque parece que hay muchos cambios e interés en el mercado. Gente lejos de los FPGA y escucharon sobre la compra de Altera por parte de Intel.
Entonces, ¿por qué no hay información? Esta publicación está diseñada para arreglar todo y dar orden y claridad a las filas del hardware.
Y aún tratando de terminar el holivar entre los partidarios de Verilog / SystemVerilog y VHDL. ¡Hurra!
Y sin embargo ... aquí están los puntos principales de FPGA, si necesita ASIC, hay enlaces a fuentes en el pie de página. Si hay mucho interés, puede escribir una publicación separada.
Empecemos
La mayoría de los participantes en la encuesta son diseñadores de electrónica (diseñador de hardware), ingenieros de verificación (ingeniero de verificación).
El estudio reveló una tendencia a aumentar la cantidad de procesadores integrados en proyectos FPGA desde 2014 (aumentó de 56% a 59%).
El aumento es insignificante. Y está claro por qué. Los proyectos que utilizan procesadores integrados agregan complejidad a la verificación debido a las interacciones de hardware y software, así como a la necesidad de implementar interfaces complejas.
El mercado de FPGA de SoC programables como ZYNQ de Xilinx, Arria / Cydone de Altera (Intel) y SmartFusion de Microsemi está creciendo. La implementación de proyectos con un procesador integrado se ha simplificado significativamente y ahora el 36% de los proyectos FPGA se lanzan en estos chips.
Junto con esto, la proporción de proyectos que utilizan interfaces estandarizadas en un chip en lugar de las propietarias está creciendo. El crecimiento de AMBA se debe al hecho de que, en general, en los chips anteriores, el procesador incorporado es ARM. Sí, y el estándar está abierto.
Ahora sobre la verificación
El 48% del tiempo dedicado al proyecto se dedica a la verificación. Este valor está creciendo. Entonces, por ejemplo, en 2014, la verificación tomó 46%, y en 2012 - 43% del tiempo del proyecto.
Si observa el tiempo promedio que los ingenieros de verificación dedican a diversas tareas relacionadas con un proyecto en particular, veremos que pasan la mayor parte del tiempo buscando y reparando errores. Como regla general, esta vez difiere significativamente de un proyecto a otro.
Los siguientes datos ayudarán a explicarle al gerente por qué no ha completado el proyecto a tiempo :)
Si completa su proyecto por un período una vez y media más alto de lo planeado, estará lejos de ser una excepción (aproximadamente cada décimo proyecto se entregará de esa manera).
Durante o antes de la fecha límite, solo se completa el 35% de los proyectos.
Como regla general, el retraso se debe al hecho de que el 78% de los proyectos tienen errores "difíciles". Al menos el 30% de los proyectos tienen un error y la dependencia de la cantidad de proyectos en la cantidad de errores tiene la forma de una distribución de Rayleigh.
Los tipos de errores en los proyectos de FPGA se pueden clasificar de más populares a menos. El error más popular que requiere que se procese un proyecto es un error lógico o funcional, luego errores de temporización, en circuitos analógicos a digitales, errores en el archivo de firmware para el procesador, etc.
Las principales causas de errores en la lógica y la funcionalidad del proyecto son:
1. Errores en el diseño, 2. Cambios en las especificaciones, 3. Documentación incorrecta o incompleta, 4. Errores en sus bloques de IP / bancos de pruebas o de terceros y otros elementos del proyecto.
Las afirmaciones, la cobertura funcional y de código, y la simulación aleatoriamente limitada se utilizan cada vez más como herramientas de prueba:
El 47% de los proyectos están adaptados para la verificación de afirmación como una estrategia de verificación de código.
Lenguajes HDL y más
Lenguajes que se utilizan para el diseño RTL .
Hay una disminución en la cantidad de código VHDL en los proyectos. Y esta es una tendencia global. Pero esta disminución es menos relevante para los desarrolladores europeos, donde los proyectos FPGA están escritos en un 79% en VHDL, cuando el promedio mundial es del 62%.
Idiomas utilizados en pruebasAquí, el líder indiscutible es SystemVerilog. Pero aquí los desarrolladores europeos son muy diferentes del resto del mundo. En Europa, VHDL se utiliza para la verificación en el 66% de los casos, mientras que SystemVerilog en el 41%.
Entonces VHDL está de alguna manera vivo. No está claro, por supuesto, por qué en Europa las estadísticas son diferentes de las globales. Quizás esto se deba a estudiar en las universidades. Aunque, por otro lado, tenía que trabajar por cuenta propia y había órdenes de estudiantes estadounidenses, y casi todos estaban en VHDL.
Eso es todo.
Espero que el artículo te haya sido útil.
Lea más aquí -
Fuentes de FPGA:
TiemposDosTresFuentes ASIC:
TiemposDosTres