Technologie Flash NAND 3D

Bonjour à tous! Comme vous le savez, la mémoire flash planaire NAND moderne a presque épuisé son potentiel. Son principal problème est qu'il devient de plus en plus difficile de réduire la taille du cristal. Selon les experts, les normes technologiques 14-15 nm deviendront la limite de la mémoire flash planaire, au moins dans un avenir proche. Et il sera remplacé par la technologie de la mémoire flash "verticale" - 3D NAND.

Il est très important de comprendre ce qui empêche une nouvelle réduction de la taille du cristal. Tout d'abord, le développement de procédés de fabrication plus fins nécessite des équipements coûteux, dont l'achat peut ne pas se justifier à l'avenir d'un point de vue économique. Et si l'acquisition de nouvelles machines lithographiques est un problème résoluble, alors le problème du flux de charge d'une cellule à une autre, à cause duquel des erreurs se produisent, n'est pas si facile à résoudre.

En bref, l'industrie s'est retrouvée dans une situation où les ressources de la mémoire flash ordinaire, plane, étaient épuisées. Par conséquent, l'idée est venue de placer les cellules non seulement dans le plan, mais aussi dans les couches. Ainsi, la puce reçoit une structure tridimensionnelle et est capable de contenir beaucoup plus d'informations par unité de surface que les cristaux bidimensionnels. La technologie est appelée 3D NAND. Il est immédiatement intéressant de noter que les fabricants utilisent diverses techniques pour créer une mémoire tridimensionnelle, de sorte que l'architecture de la NAND 3D pour chaque entreprise peut avoir ses propres caractéristiques et différences.

Le premier géant coréen Samsung a été la première entreprise à établir la production d'une mémoire flash tridimensionnelle appelée 3D V-NAND et de disques basés sur ces derniers. En 2013, ils ont annoncé la sortie des premières puces MLC en trois dimensions, avec 24 couches. Et un an plus tard, une implémentation 3D a reçu une mémoire flash TLC, dont le nombre de couches est passé à 32.

Comme vous le savez, la conception d'une mémoire flash plane est basée sur un transistor à grille flottante. L'obturateur flottant a la capacité de maintenir une charge pendant une longue période. Il s'est avéré que c'est le principal inconvénient de la conception: lorsque le processus technique diminue en raison de l'usure des cellules, la charge peut circuler d'une cellule à l'autre. Pour résoudre ce problème, Samsung utilise la technologie 3D Charge Trap Flash, qui signifie «charge trap» en anglais.

Son essence réside dans le fait que la charge est désormais placée non pas dans une grille flottante, mais dans une zone isolée d'une cellule en matériau non conducteur, en l'occurrence le nitrure de silicium (SiN). Cela réduit la probabilité de "fuite" de la charge et augmente la fiabilité des cellules.

Entre autres choses, l'utilisation de la technologie CTF a rendu les puces mémoire plus économiques. Selon Samsung, les économies peuvent atteindre 40% par rapport à la mémoire planaire.

La cellule tridimensionnelle 3D V-NAND est un cylindre dont la couche externe est une porte de contrôle et la couche interne un isolant. Les cellules sont situées l'une au-dessus de l'autre et forment un empilement, à l'intérieur duquel passe un canal cylindrique en silicium polycristallin commun à toutes les cellules. Le nombre de cellules de la pile équivaut au nombre de couches de mémoire flash.

La mémoire 3D V-NAND possède également une vitesse plus élevée. Cela a été réalisé en simplifiant l'algorithme d'écriture dans la cellule - maintenant, au lieu de trois opérations, une seule est effectuée. La simplification de l'algorithme a été rendue possible grâce à moins d'interférences entre les cellules. Dans le cas de la mémoire planaire, en raison de possibles interférences entre les cellules voisines, une analyse supplémentaire était nécessaire avant l'enregistrement. La mémoire verticale est exempte de ce problème et l'enregistrement se fait en une seule étape.

Eh bien, quelques mots sur la fiabilité. La mémoire 3D V-NAND est beaucoup moins sensible à l'usure car elle ne nécessite pas de haute tension pour écrire des informations dans la cellule. Rappelons que pour placer des données dans une cellule mémoire plane, une tension d'environ 20 V. est appliquée. Pour la mémoire tridimensionnelle, cet indicateur est plus faible. La fiabilité a été favorablement affectée par le fait que la production de mémoire flash tridimensionnelle ne nécessite pas de normes technologiques subtiles. Par exemple, la troisième génération de mémoire 3D V-NAND avec 48 couches est produite à l'aide d'une technologie de processus de 40 nm déboguée.

Alors que Samsung produisait des puces de mémoire flash 3D à perte (ce qui, soit dit en passant, a été officiellement confirmé par une société coréenne), d'autres fabricants de mémoire flash développaient des technologies concurrentes. Ainsi, les sociétés Toshiba et SanDisk se sont associées pour publier une mémoire flash tridimensionnelle BiCS 3D NAND (Bit Cost Scalable).

Les travaux sur la technologie ont commencé en 2007 avec les efforts d'un Toshiba, et les premiers échantillons de mémoire flash en trois dimensions BiCS ont été démontrés en 2009. Depuis lors, le développement de la technologie n'a pas été accéléré. De plus, l'alliance Toshiba / SanDisk a clairement indiqué qu'ils n'allaient pas mettre la mémoire flash 3D en production de masse avant qu'elle ne soit économiquement viable.

La principale différence entre la mémoire flash 3D Toshiba et le flash planaire, comme dans le cas du Samsung 3D V-NAND, est l'utilisation de la technologie CTF au lieu des transistors à grille flottante classiques. Le nitrure de silicium (SiN) sert également de matériau pour la région isolée. Le principe de fonctionnement de la technologie dans BiCS 3D NAND reste le même: l'information n'est pas placée dans la grille flottante, comme auparavant, mais dans une zone isolée.

Ce qui distingue BiCS 3D NAND de la technologie 3D V-NAND est l'utilisation de lignes en U (lignes). Cela signifie que les cellules ne sont pas regroupées dans une rangée, mais dans une séquence en forme de U. Selon Toshiba, cette approche vous permet d'atteindre une fiabilité et une vitesse maximales. Cela est devenu possible grâce au fait que dans la conception en U, le transistor de commutation et la ligne source sont situés dans la partie supérieure de la séquence (et non dans la partie inférieure, comme dans la conception «en ligne») et ne sont pas exposés à des effets à haute température, ce qui réduit le nombre d'erreurs de lecture et d'écriture .

De plus, le fait qu'une telle conception ne nécessite pas l'utilisation de la photolithographie dans un rayonnement ultraviolet profond concerne également les avantages de la conception en forme de U. Par conséquent, pour la fabrication de mémoire flash tridimensionnelle, l'entreprise peut utiliser les installations de production existantes.

Il est également intéressant de noter que dans la production de BiCS 3D NAND, Toshiba utilisera pour la première fois en masse la technologie des transistors à couches minces (TFT).

Quant aux caractéristiques techniques des puces BiCS, ce seront des cristaux de mémoire de type TLC à 48 couches. Leur densité sera de 256 Gbps. Pendant la production, un processus de fabrication débogué de 30 à 40 nm sera utilisé. En général, les caractéristiques des premières puces BiCS 3D NAND de masse seront très similaires à celles de la troisième génération de cristaux Samsung 3D V-NAND.

L'Alliance Micron / Intel développe également sa propre mémoire flash tridimensionnelle. De nombreux experts ont prédit que tous les projets 3D NAND utiliseraient la technologie CFT, mais Micron et Intel ont surpris tout le monde et ont pris un chemin différent. La base de leur mémoire flash en trois dimensions sont des cellules avec un obturateur flottant. Micron soutient que c'est cette architecture qui vous permet de stocker de manière plus fiable la charge dans la cellule.

De plus, 3D NAND utilise la technologie CMOS Under the Array. Sa signification est que toute la logique de contrôle n'est pas située à côté de la matrice de mémoire, comme dans la NAND 2D, mais en dessous. Une telle conception vous permet de libérer jusqu'à 20% de la zone de la puce et de placer des cellules de mémoire à cet endroit.

Micron promet de produire en masse des puces de mémoire flash tridimensionnelles cette année. Ce seront des cristaux à 32 couches avec une densité de 256 Gbit (MLC) et 384 Gbit (TLC).

On ne sait pas grand-chose de l'architecture flash SK Hynix 3D. Initialement, la société sud-coréenne prévoyait d'utiliser une cellule à obturateur flottant, mais finalement le choix s'est porté sur la technologie CTF. Cette année, SK Hynix promet de lancer enfin la production de masse de 3D NAND. Il s'agira de puces TLC 256 Gb à 48 couches.

Quant à OCZ, la sortie des SSD BiCS basés sur la mémoire flash tridimensionnelle BiCS est, bien sûr, incluse dans nos plans immédiats. La date de sortie des nouveaux appareils dépendra de Toshiba, qui promet d'organiser la fourniture de puces BiCS 3D NAND au second semestre de cette année.

Source: https://habr.com/ru/post/fr391899/