Ce n'est pas la première année que le Wilson Research Group étudie les tendances du FPGA et de l'ASIC. Selon les recherches, vous pouvez déterminer les principaux vecteurs de développement et de changement qui se produisent dans le monde de la logique programmable.
Seed
Sur Habré, et ailleurs, ce n'est pas si souvent que vous pouvez trouver des informations sur l'analyse du marché du développement FPGA. On ne sait pas exactement ce qui change et comment, bien qu'il semble qu'il y ait beaucoup de changements et d'intérêt sur le marché. Des gens loin des FPGA et ils ont entendu parler du rachat d'Altera par Intel.
Alors pourquoi n'y a-t-il pas d'informations? Ce message est conçu pour tout réparer et apporter de l'ordre et de la clarté aux rangs du matériel.
Et toujours en train de finir l'holivar entre les partisans de Verilog / SystemVerilog et VHDL.Et pourtant ... voici les principaux points sur FPGA, si vous avez besoin d'ASIC - il y a des liens vers des sources dans le pied de page. S'il y a beaucoup d'intérêt - vous pouvez écrire un article séparé.
Commençons
La plupart des participants à l'enquête sont des concepteurs d'électronique (concepteur de matériel), des ingénieurs de vérification (ingénieur de vérification).
L'étude a révélé une tendance à augmenter le nombre de processeurs intégrés dans les projets FPGA depuis 2014 (passé de 56% à 59%).
L'augmentation est négligeable. Et c'est clair pourquoi. Les projets qui utilisent des processeurs intégrés ajoutent de la complexité à la vérification en raison des interactions matérielles et logicielles, ainsi que de la nécessité de mettre en œuvre des interfaces complexes.
Le marché des FPGA SoC programmables tels que ZYNQ de Xilinx, Arria / Cydone d'Altera (Intel) et SmartFusion de Microsemi est en pleine croissance. La mise en œuvre de projets avec un processeur intégré a été considérablement simplifiée et maintenant 36% des projets FPGA sont publiés sur ces puces.
Parallèlement à cela, la part des projets utilisant des interfaces standardisées sur une puce au lieu de celles propriétaires augmente. La croissance d'AMBA est due au fait que dans les puces ci-dessus, en règle générale, le processeur intégré est ARM. Oui, et la norme est ouverte.
Maintenant sur la vérification
48% du temps consacré au projet est consacré à la vérification. Cette valeur augmente. Ainsi, par exemple, en 2014, la vérification a pris 46% et en 2012 - 43% du temps du projet.
Si nous regardons le temps moyen que les ingénieurs de vérification consacrent à diverses tâches liées à un projet spécifique, nous verrons qu'ils passent la plupart du temps à rechercher et à corriger les erreurs. En règle générale, cette fois diffère considérablement d'un projet à l'autre.
Les données suivantes aideront à expliquer au gestionnaire pourquoi vous n'avez pas terminé le projet à temps :)
Si vous terminez votre projet pour une période une fois et demie plus élevée que prévu, vous serez loin d'une exception (environ un dixième projet sera livré de cette façon).
Pendant ou avant la date limite, seulement 35% des projets sont achevés.
En règle générale, le décalage est dû au fait que 78% des projets comportent des erreurs "difficiles". Au moins 30% des projets ont une erreur et la dépendance du nombre de projets sur le nombre d'erreurs a la forme d'une distribution de Rayleigh.
Les types d'erreurs dans les projets FPGA peuvent être classés du plus populaire au moins. L'erreur la plus courante nécessitant le traitement d'un projet est une erreur logique ou fonctionnelle, puis des erreurs de temporisation, dans les circuits analogiques-numériques, des erreurs dans le fichier firmware du processeur, etc.
Les principales causes d'erreurs dans la logique et la fonctionnalité du projet sont:
1. Erreurs de conception, 2. Modifications de la spécification, 3. Documentation incorrecte ou incomplète, 4. Erreurs dans leurs blocs IP / bancs d'essai tiers et autres éléments du projet.
Les assertions, la couverture fonctionnelle et codée et la simulation limitée de façon aléatoire sont de plus en plus utilisées comme outils de test:
47% des projets sont adaptés à la vérification des assertions comme stratégie de vérification de code.
Langues HDL et plus
Langues utilisées pour la conception RTL .
Il y a une diminution du nombre de code VHDL dans les projets. Et c'est une tendance mondiale. Mais cette baisse est moins pertinente pour les développeurs européens, où les projets FPGA sont écrits à 79% en VHDL, alors que la moyenne mondiale est de 62%.
Langues utilisées dans les testsIci, le leader incontesté est SystemVerilog. Mais ici, les développeurs européens sont très différents du reste du monde. En Europe, VHDL est utilisé pour la vérification dans 66% des cas, tandis que SystemVerilog dans 41%.
Le VHDL est donc en quelque sorte vivant. Bien sûr, on ne sait pas pourquoi en Europe les statistiques sont différentes des statistiques mondiales. Cela est peut-être dû aux études dans les universités. Bien que d'un autre côté, je devais être indépendant et il y avait des ordres d'étudiants américains, et presque tous étaient en VHDL.
C’est tout.
J'espère que l'article vous a été utile.
En savoir plus ici -
Sources FPGA:
FoisDeuxTroisSources ASIC:
FoisDeuxTrois