Dans l'architecture des plates-formes x86, deux flux sont apparus, se complétant mutuellement. Selon une version, il faut évoluer vers l'intégration dans une seule puce de ressources informatiques et de contrôle. La seconde approche est la répartition des responsabilités: le processeur est équipé d'un bus productif qui forme un écosystème périphérique évolutif. Il constitue la base de la topologie logique du système Intel C620 pour les plates-formes de haut niveau.
La différence fondamentale avec le chipset Intel C610 précédent est d'étendre le canal de communication du processeur avec les périphériques qui font partie de la puce PCH grâce à l'utilisation de liaisons PCIe avec le bus DMI traditionnel.
Examinons de plus près les innovations du pont sud d'Intel Lewisburg: quelles approches évolutives et révolutionnaires ont élargi ses pouvoirs en communication avec les processeurs?
Changements évolutifs dans la communication CPU-PCH
Dans le cadre de l'approche évolutive, le principal canal de communication entre le CPU et le pont sud, qui est le bus DMI (Direct Media Interface), a reçu la prise en charge du mode PCIe x4 Gen3 avec une performance de 8,0 GT / S. Auparavant, dans le processeur Intel C610 PCH, le processeur et la logique du système communiquaient en mode PCIe x4 Gen 2 avec une bande passante de 5,0 GT / S.
Comparaison des fonctionnalités logiques du système Intel C610 et C620Notez que ce sous-système est beaucoup plus conservateur que les ports PCIe du processeur intégré, qui sont généralement utilisés pour connecter les GPU et les disques NVMe, où PCIe 3.0 est utilisé depuis longtemps et la transition vers PCI Express Gen4 est prévue.
Changements révolutionnaires dans la communication CPU-PCH
Les changements révolutionnaires incluent l'ajout de nouveaux canaux de communication PCIe CPU-PCH, appelés liaisons montantes supplémentaires. Physiquement, il s'agit de deux ports PCI Express fonctionnant en modes PCIe x8 Gen3 et PCIe x16 Gen3, les deux étant 8,0 GT / S.
Pour l'interaction du CPU et d'Intel C620 PCH, 3 bus sont utilisés: DMI et deux ports PCI ExpressPourquoi avez-vous eu besoin de réviser la topologie de communication existante avec l'Intel C620? Tout d'abord, jusqu'à 4 contrôleurs de réseau 10 GbE avec fonctionnalité RDMA peuvent être intégrés à PCH. Deuxièmement, une nouvelle génération plus rapide de coprocesseurs Intel QuickAssist Technology (QAT) est chargée de crypter le trafic réseau et d'échanger avec le sous-système de stockage, fournissant un support matériel pour la compression et le cryptage. Et enfin, le "moteur de l'innovation" - le
moteur de l'
innovation , qui ne sera disponible que pour les OEM.
Évolutivité et flexibilité
Une propriété importante est la possibilité de sélectionner non seulement la topologie de connexion PCH, mais également les priorités des ressources internes de la puce dans l'accès aux canaux de communication à haut débit avec le ou les processeurs centraux. De plus, en mode spécial EPO (EndPoint Only Mode), la connexion PCH est effectuée dans l'état d'un périphérique PCI Express standard contenant des ressources 10 GbE et Intel QAT. Dans le même temps, l'interface DMI classique, ainsi qu'un certain nombre de sous-systèmes hérités représentés en noir sur le diagramme, sont désactivés.
Architecture interne d'Intel C620 PCHThéoriquement, cela permet d'utiliser plus d'une puce Intel C620 PCH dans le système, en adaptant les fonctionnalités de 10 GbE et d'Intel QAT en fonction des exigences de performances. Dans le même temps, les fonctions héritées nécessaires uniquement en une seule copie ne peuvent être activées que sur l'une des puces PCH installées.
Ainsi, le dernier mot de la conception appartiendra au développeur de la plateforme, agissant sur la base de facteurs technologiques et marketing en fonction du positionnement de chaque produit spécifique.