Composants matériels du MPS embarqué du chasseur d'attaque unifié F-35

Les priorités de l'aviation militaire moderne sont axées sur la connaissance de la situation de haute qualité, de sorte que le chasseur moderne est un essaim volant de capteurs de haute technologie. Les informations de ces capteurs sont collectées, traitées et présentées à l'utilisateur par un système de microprocesseur embarqué (MPS). Hier, des hybrides HPEC (y compris CPU, GPU et FPGA) ont été utilisés pour l'implémenter. Aujourd'hui, pour sa mise en œuvre, des systèmes SoC monopuce sont utilisés, qui, en plus d'assembler tous les composants sur un même chipset, organisent également un réseau intra-puce (NoC) comme alternative au réseau de transmission de données traditionnel. Demain, lorsque les systèmes SoC deviendront encore plus matures, l'arrivée de la nanoélectronique polymorphe est attendue, ce qui entraînera une augmentation significative de la productivité et réduira le taux d'obsolescence.

Présentation

Si, à l'ère des chasseurs de 4e génération, les indicateurs de supériorité au combat étaient la vitesse élevée et la consommation d'énergie économique, alors à l'ère des combattants de 5e génération, la supériorité au combat est mesurée, tout d'abord, par la qualité de la conscience de la situation. [6] Par conséquent, un chasseur moderne est un essaim volant de toutes sortes de capteurs de haute technologie, offrant un total de «conscience situationnelle à 360 degrés». [5] La collecte d'informations à partir de ces capteurs, son traitement et les performances digestibles pour le pilote nécessitent une puissance de calcul considérable.

Tous ces calculs doivent être effectués à bord, car l'intensité totale du flux de données d'entrée provenant de l'ensemble des capteurs (caméras vidéo, radars, capteurs ultraviolets et infrarouges, lidar, sonar, etc.) dépasse la bande passante des canaux de communication externes à grande vitesse d'au moins 1000 fois. [2] Le traitement du signal à bord est également intéressant car il permet au pilote de recevoir des informations pertinentes en temps réel.

Par «digestibilité de la présentation», on entend que toutes les informations, aussi hétérogènes soient-elles, doivent être synthétisées en un seul «tableau théâtral des hostilités» [9], dont l'interprétation ne doit pas se transformer en une tâche analytique déroutante (comme c'était le cas dans l'ancien modèles de chasseurs, où le pilote devait surveiller simultanément une dizaine d’écrans).

Système intégré haute performance

La responsabilité de cette production théâtrale, ou, pour le dire plus formellement, la responsabilité de résoudre cette tâche complexe et complexe incombe au MPS embarqué, qui, en plus des performances élevées, devrait également fournir un niveau suffisamment faible de SWaP (taille, poids et consommation d'énergie), qui est en soi un «problème persistant» ". [8] Aujourd'hui, une solution populaire (mais pas la plus avancée) à cet égard est l'utilisation de trois processeurs différents situés dans un seul boîtier: CPU, GPU et FPGA. Le nom établi pour cet hybride est HPEC (High Performance Integrated System). [2] La clé, hybride, d'une mise en œuvre réussie est l'architecture réfléchie du MPS, qui prend les meilleures caractéristiques de chaque processeur et contourne leurs faiblesses. Le but de l'architecture HPEC est d'obtenir l'effet de synergie - lorsque les performances du système hybride final dépassent considérablement les performances totales de ses composants. T.O. L'architecture hybride combine plusieurs types de processeurs différents dans un seul package. L'idée est que si vous utilisez les points forts de chaque composant individuel, vous pouvez construire un système HPEC avancé qui se traduira par des performances étonnantes, et leur bébé sera un bébé-SWaP. [10] Examinons plus en détail chacun des trois composants de l'architecture HPEC.

Exemple hybride HPEC

L'avantage du FPGA est que les algorithmes y sont implémentés dans le matériel, et une telle implémentation, comme vous le savez, est toujours plus rapide. De plus, fonctionnant à des vitesses d'horloge relativement faibles de l'ordre de centaines de MHz, les FPGA peuvent effectuer des dizaines de milliers de calculs par cycle d'horloge et consomment encore beaucoup moins d'énergie que les GPU. Le FPGA est également difficile à concurrencer en temps de réponse (des centaines de nanosecondes contre une douzaine de microsecondes que le GPU peut fournir). Il convient également de noter que les FPGA modernes ont la capacité de se reconfigurer dynamiquement: ils peuvent être reprogrammés à la volée (sans redémarrage ni arrêt) - pour adapter les algorithmes aux conditions de fonctionnement changeantes. Par conséquent, FPGA (par exemple, Xilinx) est bon pour le traitement primaire des données reçues des capteurs. Il filtre les informations brutes provenant des capteurs et transmet un flux utile plus compressé. Le FPGA est indispensable ici, car un flux de données homogène, dont le traitement est également facile à paralléliser, est exactement la tâche où FPGA est le leader du genre.

Les FPGA sont actuellement au cœur des sous-systèmes les plus critiques des MPS embarqués de l'aviation militaire: un ordinateur de commande embarqué, un système de navigation, des affichages de cabine, des systèmes de freinage, des régulateurs de température et de pression de cabine, des dispositifs d'éclairage et des unités de commande de moteur d'avion. [14] Les FPGA sont également au cœur des communications de réseau embarquées, des systèmes de guidage électro-optiques et d'autres types de calcul intensif gourmand en ressources pour les «modules avioniques intégrés» (IMA) à bord d'un «chasseur unifié» (JSF), comme le F-35. [5]

GPU (par exemple, Nvidia Tesla) - bon pour le traitement parallèle d'algorithmes avec mathématiques intensives et virgule flottante. Il le fait mieux que FPGA et CPU. La conception parallèle massive du GPU - composé de plusieurs centaines de cœurs - vous permet de traiter des algorithmes parallèles beaucoup plus rapidement que le CPU. Le FPGA est également bon pour le traitement parallèle, bien sûr, mais pas pour les opérations en virgule flottante. Le FPGA seul ne sait pas comment les faire, tandis que le GPU moderne fournit un billion d'opérations en virgule flottante par seconde - ce qui, par exemple, est très utile pour des tâches telles que l'assemblage de plusieurs flux vidéo gigapixels.

Un processeur multicœur (par exemple Intel Core i7) est bon pour le traitement cognitif.

Ainsi, en prenant les meilleures caractéristiques de tous les processeurs et en contournant leurs faiblesses, vous pouvez obtenir une puissance de calcul extraordinaire. De plus, d'autres processeurs spécialisés peuvent être inclus dans HPEC pour atteindre des performances encore plus élevées. Par exemple, pour résoudre les problèmes d'un système de navigation embarqué, PPU (Physics Processing Unit) peut être utilisé - un accélérateur matériel de calculs physiques optimisé pour travailler avec la dynamique des solides, des liquides et des corps mous, pour la détection de collision, pour l'analyse par éléments finis, pour l'analyse des défauts d'objets et etc. [11] D'autres exemples de processeurs spécialisés sont un accélérateur matériel pour le traitement des signaux radar [1] et un accélérateur matériel pour l'analyse des graphes, [12] qui seront indispensables pour le traitement des "big data". Dans un avenir prévisible - en raison de la réduction du coût du matériel et de la simplification du processus de développement - on s'attend à l'apparition d'une grande variété d'accélérateurs matériels, qui reconstitueront le << système périodique d'éléments primaires de calcul >> [10], grâce auquel le processus alchimique de conception technique deviendra encore plus efficace.

Rétrécir MPS sur un chipset

Nous avons donc examiné l'architecture HPEC, qui est capable de fournir des performances élevées avec un niveau de SWaP assez faible. Cependant, à cet égard, il existe une solution plus avancée: le concept SoC, dont l'essence est de placer l'ensemble du système de microprocesseur - sur un même chipset . SoC combine la programmabilité du processeur avec la configurabilité matérielle du FPGA, offrant un niveau inégalé de performances, de flexibilité et d'évolutivité du système.

Un changement significatif à cet égard vers le composant logiciel permet de créer des systèmes multifonctionnels avec des capacités toujours croissantes et une taille et un coût toujours décroissants. L'utilisation de composants reprogrammables permet également des mises à jour moins chères et plus rapides des systèmes hérités - sans avoir besoin de mises à jour matérielles avec chaque amélioration incrémentielle de leur architecture, ce qui est particulièrement important pour l'industrie militaire.

Un système SoC typique comprend:

• microcontrôleur, processeur multicœur ou cœur DSP;
• blocs de mémoire, avec un choix de: ROM, RAM, EEPROM et flash;
• minuteries, - y compris les générateurs et les boucles à verrouillage de phase;
• les périphériques, y compris les contre-temporisateurs, les temporisateurs en temps réel, les générateurs de marche et de réinitialisation;
• interfaces externes, y compris les interfaces courantes: USB, FireWire, Ethernet, USART et SPI;
• interfaces analogiques, y compris les blocs DAC et ADC;
• régulateurs de tension et circuits de gestion de l'alimentation;
• des bus de transmission de données à travers lesquels tous les blocs ci-dessus échangent des informations;
• Contrôleurs DMA situés entre les interfaces externes et la mémoire, qui vous permettent d'échanger des données en contournant le cœur du processeur, augmentant ainsi le débit du SoC.

La nouvelle tendance d'une intégration SoC à si grande échelle, dont la dernière goutte pour l'émergence a été la popularité croissante des processeurs à huit cœurs, est le «réseau intra-puce» (NoC). Ce concept suggère d' abandonner les bus de transfert de données traditionnels et de les remplacer par un réseau intra-puce . Par exemple, Arteris Inc utilise le concept NoC pour gérer le trafic intra-puce et échanger des signaux de contrôle, ce qui entraîne une augmentation significative du débit. [7]

Architecture du système SoC par Arteris Inc

Conclusion

En résumant l'examen des systèmes haute performance en général, et SoC en particulier, en tant que leur représentant le plus populaire aujourd'hui, nous pouvons dire que l'évolution du petit facteur de forme des systèmes informatiques embarqués a eu lieu si rapidement, et son impact sur l'architecture et les capacités du système est si vaste qu'il faudra peut-être des années aux ingénieurs d'études pour intégrer ce concept de pointe à puce unique dans leurs solutions. De plus, comme les efforts pour développer des systèmes SoC visent en grande partie à rendre le matériel obsolète aussi lentement que possible, ils tendent à dominer les composants reprogrammables. Par conséquent, il y a des raisons de croire que la nanoélectronique de demain aura la capacité de se personnaliser entièrement, ce qui entraînera la suppression totale de la frontière entre la conception matérielle et logicielle. [7] En fait, un tel événement marquera le début d'une nouvelle ère - la nanoélectronique polymorphe, qui combine des caractéristiques conflictuelles telles que la flexibilité au niveau logiciel et l'accélération matérielle haute performance. Cela permettra aux développeurs de tirer de leurs architectures logicielles et matérielles existantes uniquement leurs meilleures caractéristiques, et leurs faiblesses ne sont pas quelque chose à ignorer (comme cela se fait lors de la conception d'une architecture HPEC), et en principe ne pas être inclus dans la conception finale de l'appareil. Dans le même temps, la probabilité d'atteindre l'effet de synergie (qui a été discuté dans la discussion de l'architecture HPEC) est considérablement augmentée. Cela jouera sans aucun doute un rôle clé dans l'amélioration de la qualité de la connaissance de la situation qui, comme cela a été dit au début de l'article, est aujourd'hui la clé de la supériorité militaire. Non seulement dans l'espace aérien, mais dans le reste du «théâtre d'opérations».