L'emballage des puces joue un rôle essentiel, quoique peu visible, dans la fabrication de produits électroniques. Étant l'interface physique entre le processeur et la carte mère, l'emballage est la liaison de transmission des signaux électriques et de l'alimentation. Plus les exigences du processeur sont élevées, plus le problème d'emballage devient difficile.
Dans cet article, nous parlerons brièvement des dernières technologies d'emballage présentées littéralement ce mois-ci et montrerons des
diapositives de petites vidéos de présentation.
L'emballage n'est donc pas seulement la dernière étape du processus de fabrication d'un processeur - il est l'un des objets de l'innovation. La technologie de conditionnement avancée vous permet de combiner des éléments informatiques hétérogènes créés à l'aide de diverses technologies, tandis que les performances restent au niveau d'un système monopuce, et sa taille est beaucoup plus grande. Ces technologies modifient radicalement toute l'architecture du système, augmentant ses performances et son efficacité.
Ce sont les innovations d'emballage que Intel a dites au monde lors de la conférence
SEMICON West à San Francisco en juillet.
Co-EMIB. Les technologies Intel EMIB et Foveros utilisent des interconnexions haute densité pour fournir un débit élevé avec une faible consommation d'énergie; De cette manière, une densité d'E / S élevée est obtenue.
Spoiler sur EMIB et FoverosLa technologie EMIB ( Multi-die Interconnect Bridge ) intégrée vous permet de combiner des blocs constitués de différents processus technologiques en un seul produit. Dans le cas d'EMIB, la structure SoC ne prévoit pas l'utilisation d'un substrat (interposeur). Lors de son utilisation, les modules SoC connectent des ponts de silicium, ce qui vous permet de créer des composés cristal-cristal haute densité uniquement lorsque cela est nécessaire.
Intel Foveros est la première technologie de matrice logique volumétrique du secteur. Il offre une plus grande flexibilité par rapport à une technologie similaire avec un fond de panier passif. Un système à boîtier unique peut être divisé en un plus grand nombre de blocs, qui sont situés dans une deuxième couche au-dessus de la puce de base, sur laquelle les blocs d'entrée-sortie, la SRAM et les circuits d'alimentation sont formés.
Co-EMIB permet l'interconnexion de deux éléments Foveros ou plus avec les performances d'un système monopuce. Contrairement aux technologies concurrentes, une puce de liaison supplémentaire n'est pas requise pour Co-EMIB.
ODI (Omni-Directional Interconnect) offre une flexibilité encore plus grande dans les communications entre les éléments d'emballage. La puce principale peut interagir avec d'autres puces de la même manière que lors de l'utilisation d'EMIB. L'interaction peut également se produire verticalement à travers des transitions à travers le silicium - des vias à travers le silicium (TSV) avec le cristal de base ci-dessous, comme dans Foveros. ODI utilise de grands cavaliers verticaux pour fournir de l'énergie au cristal supérieur à partir de la base. Les TSV plus grands ont moins de résistance, fournissant une alimentation plus fiable et moins de latence. De plus, cette approche réduit le nombre de TSV nécessaires, libérant de l'espace pour les éléments actifs et économisant de l'espace d'emballage.
MDIO (Multi-Die I / O) , une interface entre les cristaux, est basé sur le bus d'interface avancé (AIB). Cette technologie vous permet de mettre en œuvre une approche modulaire de la conception de systèmes, intégrant une bibliothèque de chipsets de propriété intellectuelle. MDIO offre une meilleure efficacité énergétique ainsi que deux fois la vitesse par broche et la densité de bande passante. Le tableau ci-dessous compare MDIO avec la technologie précédente et un concurrent de TSMC.
Ces technologies peuvent être utilisées ensemble. Nous les verrons dans les prochaines générations d'Intel SoC.