Analyse de fiabilité des équipements électroniques de choc et de vibration - Aperçu

Journal: Shock and Vibration 16 (2009) 45–59
Auteurs: Robin Alastair Amy, Guglielmo S. Aglietti (E-mail: gsa@soton.ac.uk) et Guy Richardson
Lieux d'auteurs: Astronautical Research Group, University of Southampton, School of Engineering Sciences, Southampton, UK
Surrey Satellite Technology Limited, Guildford, Surrey, Royaume-Uni

Copyright 2009 Hindawi Publishing Corporation. Il s'agit d'un article en libre accès distribué sous la licence Creative Commons Attribution, qui permet une utilisation, une distribution et une reproduction sans restriction sur n'importe quel support, à condition que l'œuvre originale soit correctement citée.

Annotation. À l'avenir, il est supposé que tous les équipements électroniques modernes auront une fonctionnalité toujours croissante, tout en conservant la capacité de résister aux chocs et aux vibrations. Le processus de prédiction de la fiabilité est entravé en raison des caractéristiques complexes des réponses et des défaillances des équipements électroniques, de sorte que les méthodes actuelles sont un compromis entre la précision des calculs et leur coût.
La prédiction fiable et rapide de la fiabilité d'un équipement électronique pendant son fonctionnement avec des charges dynamiques est très importante pour l'industrie. Cet article montre les problèmes de prédiction de la fiabilité des équipements électroniques, ralentissant la réception des résultats. Il convient également de noter que le modèle de calcul de la fiabilité est généralement construit en tenant compte d'une large gamme de configurations d'équipement pour un certain nombre de composants du même type. Quatre classes de méthodes pour prédire la fiabilité (méthodes de référence, données de test, données expérimentales et modélisation des causes physiques de la défaillance - physique de la défaillance) sont comparées dans cet article pour sélectionner la possibilité d'utiliser l'une ou l'autre méthode. Il est à noter que la plupart des défaillances des équipements électroniques sont causées par des charges thermiques, mais cette revue se concentre sur les défaillances causées par les chocs et les vibrations pendant le fonctionnement.



Note du traducteur. L'article est une revue de la littérature sur ces sujets. Malgré son âge relativement important, il constitue une excellente introduction au problème de l'évaluation de la fiabilité par diverses méthodes.

1. Terminologie

Réseau de grilles à billes BGA.
Processeur DIP double en ligne, parfois appelé package double en ligne.
Élément fini FE.
PGA Pin Grid Array.
PCB Printed Circuit Board, parfois connu sous le nom de PWB (Printed Wiring Board).
Porte-puce en plastique PLCC.
Trou traversant plaqué PTH, parfois appelé trou traversant.
QFP Quad Flat Pack - également connu sous le nom d'aile de mouette.
Alliages à mémoire de forme SMA.
Technologie de montage en surface SMT.

Note des auteurs de l'original: Dans cet article, le terme «composant» fait référence à un appareil électronique spécifique qui peut être soudé à une carte de circuit imprimé, le terme «boîtier» fait référence à tout composant d'un circuit intégré (généralement tout composant SMT ou DIP). Le terme «composant attaché» fait référence à toute carte de circuit imprimé ou système de composants, tout en soulignant que les composants attachés ont leur propre masse et rigidité. (L'emballage en cristal et son effet sur la fiabilité ne sont pas pris en compte dans l'article, par conséquent, le terme «emballage» peut être compris davantage comme le «boîtier» d'un type ou d'un autre - environ la traduction).

2. Énoncé du problème

Les charges de choc et de vibration appliquées à la carte de circuit imprimé provoquent des contraintes sur le substrat de la carte de circuit imprimé, les boîtiers de composants, les conducteurs de composants et les joints soudés. Ces contraintes sont dues à une combinaison de moments de flexion dans la carte de circuit imprimé et à l'inertie de la masse du composant. Dans le pire des cas, ces contraintes peuvent provoquer l'un des modes de défaillance suivants: délaminage de la carte de circuit imprimé, destruction du joint de soudure, destruction du plomb ou destruction de l'emballage des composants. Si l'un de ces modes de destruction s'est produit, une panne complète de l'appareil suivra probablement. Le mode de défaillance rencontré pendant le fonctionnement dépend du type d'emballage, des propriétés de la carte de circuit imprimé, ainsi que de la fréquence et de l'amplitude des moments de flexion et des forces d'inertie. La lenteur des progrès dans l'analyse de la fiabilité des équipements électroniques est due aux nombreuses combinaisons de facteurs d'entrée et de types de pannes à prendre en compte.

Dans la suite de cette section, nous allons essayer d'expliquer la complexité de considérer simultanément différents facteurs d'entrée.

Le premier facteur de complication à considérer est la large gamme de types de paquets disponibles dans l'électronique moderne, car chaque paquet peut échouer pour diverses raisons. Les composants lourds sont plus sensibles aux charges inertielles, tandis que la réponse des composants SMT dépend davantage de la courbure du circuit imprimé. Par conséquent, en raison de ces différences fondamentales, ces types de composants ont des critères de défaillance considérablement différents, selon la masse ou la taille. Ce problème est encore exacerbé par l'émergence constante de nouveaux composants disponibles sur le marché. Par conséquent, toute méthode proposée pour prédire la fiabilité doit s'adapter à de nouveaux composants afin d'avoir une application pratique à l'avenir. La réponse de la carte de circuit imprimé aux vibrations est déterminée par la rigidité et la masse des composants qui affectent la réponse locale de la carte de circuit imprimé. Il est connu que les composants les plus lourds ou les plus gros modifient considérablement la réaction de la carte aux vibrations aux endroits de son installation. Les propriétés mécaniques de la carte de circuit imprimé (module d'Young et épaisseur) peuvent affecter la fiabilité d'une manière difficilement prévisible.

Une carte de circuit imprimé plus rigide peut réduire le temps de réponse global de la carte de circuit imprimé sous charge, mais en même temps, les moments de flexion appliqués aux composants peuvent en fait augmenter localement (en outre, en termes de défaillances induites thermiquement, il est en fait préférable de spécifier une carte de circuit imprimé plus compatible, car il réduit les contraintes thermiques imposées à l'emballage - env. La fréquence et l'amplitude des moments de flexion locaux et des charges inertielles superposées au paquet affectent également le mode de défaillance le plus probable. Les charges à haute fréquence de faible amplitude peuvent entraîner une rupture de fatigue de la structure, qui peut être la principale cause de défaillance (fatigue cyclique faible / élevée, LCF se réfère aux défaillances dans lesquelles la déformation plastique prédomine (N_f <10 ^ 6), tandis que HCF dénote une défaillance de la déformation élastique , généralement (N_f> 10 ^ 6) jusqu'à la panne [56] - note de l'auteur) La disposition finale des éléments sur la carte de circuit imprimé déterminera la cause de la panne qui peut se produire en raison de la tension dans un composant individuel causée par une charge inertielle ou moments de flexion locaux. Enfin, il est nécessaire de prendre en compte l'influence du facteur humain et des caractéristiques de production, ce qui augmente les risques de défaillance des équipements.

Lorsque l'on considère un nombre important de facteurs d'entrée et leur interaction complexe, il devient clair pourquoi une méthode efficace pour prédire la fiabilité des équipements électroniques n'a pas encore été créée. Une des revues de littérature recommandées par les auteurs à ce sujet est présentée dans IEEE [26]. Cependant, cette revue se concentre principalement sur des classifications assez larges des modèles de fiabilité, telles que la méthode de prédiction de la fiabilité dans la littérature de référence et réglementaire, les données expérimentales et la modélisation assistée par ordinateur des conditions de défaillance (Physics-of-Failure Reliability (PoF)), et n'aborde pas la défaillance de manière suffisamment détaillée. causée par des chocs et des vibrations. Foucher et al. [17] suivent un schéma similaire de l'examen de l'IEEE, étant donné qu'un accent important est mis sur les défaillances thermiques. La brièveté précédente de l'analyse des méthodes PoF, en particulier en ce qui concerne les défaillances dues aux chocs et aux vibrations, mérite leur examen plus approfondi. Un examen similaire à l'IEEE est en cours de compilation de l'AIAA, mais jusqu'à présent, la portée de cet examen est inconnue.

3. L'évolution des méthodes de prédiction de fiabilité

La première méthode de prédiction de fiabilité développée dans les années 1960 est actuellement décrite dans MIL-HDBK-217F [44] (Mil-Hdbk-217F est la dernière et dernière version de la méthode, publiée en 1995 - note de l'auteur). cette méthode utilisant une base de données de pannes d'équipements électroniques, permet d'obtenir la durée de vie moyenne de la carte de circuit imprimé, constituée de certains composants. Cette méthode est connue comme une méthode pour prédire la fiabilité selon la littérature de référence. Malgré le fait que le Mil-Hdbk-217F soit de plus en plus obsolète, la méthode de référence est toujours utilisée aujourd'hui. Les limites et les inexactitudes de cette méthode étaient bien documentées [42,50], ce qui a conduit au développement de trois classes de méthodes alternatives: simulation informatique des conditions de défaillance physique (PoF), données expérimentales et données de tests sur le terrain.

Les méthodes PoF prédisent la fiabilité analytiquement, sans recourir à l'utilisation de données précédemment collectées. Toutes les méthodes PoF ont deux caractéristiques communes à la méthode classique décrite dans Steinberg [62]: d'abord, la réponse vibratoire du PCB à un effet de vibration spécifique est recherchée, puis les critères de défaillance des composants individuels après exposition aux vibrations sont vérifiés. Une réalisation importante des méthodes PoF a été l'utilisation des propriétés distribuées (moyennes) de la carte pour créer rapidement un modèle mathématique de la carte de circuit imprimé [54], ce qui a considérablement réduit la complexité et le temps consacré au calcul exact de la vibration produite par la carte de circuit imprimé (voir section 8.1.3). Les développements récents dans le domaine des méthodes PoF ont amélioré la prédiction de défaillance des composants soudés SMT; cependant, à l'exception de la méthode Barkers [59], ces nouvelles méthodes ne sont applicables que dans des combinaisons très spécifiques de composants et de circuits imprimés. Il existe très peu de méthodes disponibles pour les gros composants, tels que les transformateurs ou les grands condensateurs.
Les méthodes de données expérimentales améliorent la qualité et les capacités du modèle utilisé dans les méthodes de prédiction de la fiabilité dans la littérature de référence. La première méthode basée sur des données expérimentales pour prédire la fiabilité des équipements électroniques a été décrite en 1999 par la méthode HIRAP (Honeywell In-service Reliability Assessment Program), qui a été créée par Honeywell, Inc [20]. La méthode des données expérimentales présente plusieurs avantages par rapport aux méthodes de prévision de la fiabilité dans la littérature de référence et réglementaire. Récemment, de nombreuses méthodes similaires sont apparues (REMM et TRACS [17], également FIDES [16]). La méthode des données expérimentales, ainsi que la méthode de prédiction de fiabilité selon la littérature de référence et réglementaire, ne permettent pas de prendre en compte de manière satisfaisante la disposition de la carte et l'environnement de travail de son fonctionnement dans l'évaluation de la fiabilité. Cet inconvénient peut être corrigé en raison de données sur les pannes de carte, de conception similaire, ou en raison de cartes qui étaient dans des conditions de fonctionnement similaires.

Les méthodes de données expérimentales dépendent de la disponibilité d'une base de données complète contenant des données sur les défaillances dans le temps. Chaque type de défaillance dans cette base de données doit être correctement identifié et sa véritable cause déterminée. Cette méthode d'évaluation de la fiabilité convient aux entreprises qui produisent le même équipement en lots suffisamment importants, de sorte qu'un nombre important de défaillances pourraient être traitées pour évaluer la fiabilité.

Des méthodes de test de fiabilité des composants électroniques sont utilisées depuis le milieu des années 1970, elles sont généralement divisées en tests accélérés et non accélérés. L'approche principale consiste à tester l'équipement, ce qui crée l'environnement d'exploitation attendu aussi réaliste que possible. Les tests sont effectués jusqu'à ce qu'une défaillance se produise, ce qui permet de prédire le MTBF (temps moyen entre les défaillances - MTBF). Si le MTBF est évalué comme très long, la durée du test peut être réduite par des tests accélérés, ce qui est obtenu en renforçant les facteurs environnementaux et en utilisant la formule bien connue pour relier le taux de défaillance d'un test accéléré au taux de défaillance attendu. De tels tests sont vitaux pour les composants à haut risque de défaillance, car ils fournissent au chercheur des données qui ont le plus haut niveau de confiance, cependant, il serait peu pratique de les utiliser pour optimiser la conception des cartes en raison du long temps d'une itération de l'étude.

Un examen rapide des travaux publiés dans les années 1990 suggère qu'il s'agissait d'une période où les méthodes utilisant des données expérimentales, des données de test et des méthodes PoF se faisaient concurrence pour remplacer les méthodes obsolètes pour prédire la fiabilité à partir de la littérature de référence et réglementaire. De plus, chaque méthode a ses avantages et ses inconvénients et, lorsqu'elle est utilisée correctement, donne des résultats précieux. En conséquence, l'IEEE a récemment publié une norme [26], qui répertorie toutes les méthodes utilisées pour prédire la fiabilité aujourd'hui. Le but de l'IEEE était de préparer un manuel qui fournirait à l'ingénieur des informations sur toutes les méthodes disponibles, ainsi que les avantages et les inconvénients inhérents à chaque méthode. Bien que l'approche IEEE soit encore au début d'un long chemin évolutif, elle semble avoir ses propres mérites, car l'AIAA (American Institute of Aeronautics and Astronautics) suit avec un guide appelé S-102, qui est similaire à IEEE, mais aussi prend en compte la qualité relative des données de chaque méthode [27]. Ces lignes directrices visent uniquement à rassembler les méthodes qui circulent à travers le monde dans la littérature publiée sur ces questions.

4. Défaillances dues aux vibrations

La plupart des études passées se sont principalement concentrées sur les vibrations aléatoires comme la charge du PCB, mais la prochaine étude traite spécifiquement des défaillances de choc. De telles méthodes ne seront pas complètement discutées ici, car elles relèvent de la classification des méthodes PoF et sont discutées dans les sections 8.1 et 8.2 de cet article. Hin et al. [24] ont créé une carte de test pour vérifier l'intégrité des joints BGA soudés sous impact. Lau et al. [36] ont décrit la fiabilité des composants PLCC, PQFP et QFP qui sont impactés le long du plan et hors du plan. Pitarresi et al. [53,55] ont examiné les défaillances des cartes mères d'ordinateurs à cause des charges de choc et ont donné une bonne revue de la littérature décrivant l'équipement électronique sous exposition aux «chocs». Steinberg [62] donne un chapitre entier consacré à la conception et à l'analyse des équipements électroniques impactés, considérant à la fois les méthodes de prédiction du milieu de choc et les méthodes permettant d'assurer l'opérabilité des composants électroniques. Sukhir [64.65] a décrit des erreurs dans les calculs linéaires de la réponse de la carte de circuit imprimé à la charge de choc appliquée aux supports de carte. Ainsi, les méthodes de référence et les méthodes de données expérimentales peuvent prendre en compte les défaillances des équipements liées à l'impact, mais les défaillances «de choc» sont implicitement décrites dans ces méthodes.

5. Méthodes de référence

De toutes les méthodes disponibles décrites dans les manuels, nous nous limitons à seulement deux qui prennent en compte la défaillance vibratoire: Mil-Hdbk-217 et CNET [9]. Le Mil-Hdbk-217 est accepté comme référence par la plupart des fabricants. Comme toutes les méthodes des manuels et manuels, elles sont basées sur des approches empiriques visant à prédire la fiabilité d'un composant à partir de données expérimentales ou de laboratoire. Les méthodes décrites dans la littérature de référence sont relativement simples à mettre en œuvre, car elles ne nécessitent pas de modélisation mathématique complexe, n'utilisent que les types de pièces, le nombre de pièces, les conditions de fonctionnement de la carte et d'autres paramètres facilement accessibles. L'entrée est ensuite entrée dans le modèle pour calculer MTBF - MTBF. Malgré ses avantages, le Mil-Hdbk-217 devient de moins en moins populaire [12, 17,42,50,51]. Considérez une liste incomplète de restrictions sur son applicabilité.

1. Les données deviennent de plus en plus obsolètes depuis leur dernière mise à jour en 1995 et ne sont pas liées à de nouveaux composants, il n'y a aucune chance de réviser le modèle, puisque le conseil pour l'amélioration des normes de défense a décidé de permettre à la méthode de `` mourir par mort naturelle '' [26].
2. Le procédé ne fournit pas d'informations sur le mode de défaillance, par conséquent, la disposition de la carte de circuit imprimé ne peut pas être améliorée ou optimisée.
3. Les modèles supposent que la défaillance est indépendante de la conception, en ignorant l'emplacement des composants sur la carte de circuit imprimé, cependant, il est connu que la disposition des composants a un impact important sur la probabilité de défaillance. [50].
4. Les données empiriques recueillies contiennent de nombreuses inexactitudes; des données provenant de composants de première génération avec un taux de défaillance anormalement élevé en raison d'enregistrements erronés de temps de fonctionnement, de réparation, etc. sont utilisées, ce qui réduit la fiabilité des résultats de prédiction de fiabilité [51].

Toutes ces lacunes indiquent que l'utilisation de méthodes de référence doit être évitée, cependant, dans les limites de l'admissibilité de ces méthodes, un certain nombre d'exigences des spécifications techniques doivent être mises en œuvre. Ainsi, les méthodes de référence ne devraient être utilisées que lorsque cela est approprié, c'est-à-dire aux premiers stades de la conception [46]. , , 1995 . , - .

6.

. , . (MTTF, ), [26]. .
, . , , . . , [70,71]. , , . , , . .

, , , , , , . Hart [23], Hin et al. [24], [37], . [36], . [57], Liguore Followell [40], . [15], Wang . [67], Jih Jung [30]. IEEE [26].

7.

, . , . : . , ; , . , , , , , . , , .

(HALT) , , [27]. [27], , MTBF , , . [11,17,20,26].

8. (PoF)

, , PoF, . , , . , . , .

, . [15,36,37,67], , [40], , [62] [59], , .

, [21,38], , , , . , ( , ) , .
SMT, , . , , .

PoF, PoF, FE ( ), . , , , , PoF . PoF [17,19,26,49].

8.1.

. , , . : , FE FE, . , , ( 8.1.4). FIG. 1. [53].

8.1.1.

[62] . , ; . , , . , .

, . [53] 2% , 3,5% ( 54 ), .

8.1.2. FE

FE [30,37,53, 57,58] ( . 1-3 ), ( ), , , . . , FE , JEDEC 4, [33-35], FE . , ( ), , . , FE , , , , .

8.1.3. FE

FE . , .

FIG. 2. QFP, [36]. FIG. 3. FE- J- [6].



[52]. Pitarresi . [52,54] , , .

FE- , . , , .

, . . . M ( ) . , , M , . , Cifuentes [10] .

1. 90% .
2. , , , .
3. .
4. , .

8.1.4.

[59], , . ( ) , , . [5] , , . , . , . , . Lim et al. [41] , FE PCB; , Barker Chen [5]. , - , . , , [21]; Aglietti [2]; Aglietti Schwingshackl [3], Lim . [41].

8.1.5.

Pitarresi . [53-55] FE- PCB , , 3D — . . (SRS) , .

8.2.

, (MTBF), , (. IEEE [26]; Jensen [28]; O'Connor [47] ). . . , - ( , ), , , . .

8.2.1.

Comme indiqué précédemment, la limitation de la plupart des modèles empiriques est qu'ils ne s'appliquent qu'à des configurations qui incluent la même épaisseur de la carte de circuit imprimé, des types de composants similaires et une charge d'entrée, ce qui est peu probable. Cependant, la littérature disponible est utile pour les raisons suivantes: elle fournit de bons exemples de tests de défaillance, met en évidence diverses options pour les mesures de défaillance et fournit des informations précieuses sur la mécanique de la défaillance. Lee [37] a créé un modèle empirique pour prédire la fiabilité d'un boîtier BGA à 272 broches et d'un boîtier QFP à 160 broches. La rupture en fatigue des conducteurs et du corps de boîtier est étudiée, les résultats expérimentaux sont en bon accord avec l'analyse des dommages basée sur les contraintes calculées à l'aide du modèle FE détaillé (voir aussi Li et Poglitsch [38, 39]). Le processus donne des dommages cumulatifs à un niveau donné d'accélération vibrationnelle du signal de vibration d'entrée.
Lau et al. [36] ont estimé la fiabilité de composants spécifiques soumis à des charges de choc et de vibration en utilisant les statistiques de Weibull. Liguore et Followell [40] ont examiné les défaillances des composants LLCC et J-lead en modifiant l'accélération locale des cycles de fonctionnement. L'accélération locale est utilisée contrairement à l'accélération d'entrée du châssis, en outre, l'effet de la température sur les résultats des tests a été étudié. L'article fait également référence à l'étude de l'effet de l'épaisseur des cartes de circuits imprimés sur la fiabilité des composants.

Guo et Zhao [21] comparent la fiabilité des composants lorsqu'ils utilisent la courbure de torsion locale comme charge, contrairement aux études précédentes qui utilisaient l'accélération. Les dommages par fatigue sont simulés, puis le modèle FE est comparé aux résultats expérimentaux. L'article discute également de l'optimisation de la disposition des composants pour augmenter la fiabilité.

Ham et Lee [22] ont présenté une méthode de données d'essai pour la détermination des contraintes de soudure au plomb sous une charge de torsion cyclique. Estes et al. [15] ont examiné le problème de la défaillance des composants de «l'aile de mouette» (GOST IEC 61188-5-5-2013) avec accélération d'entrée appliquée et charge thermique. Les composants étudiés sont les types de logements des microcircuits CQFP 352, 208, 196, 84 et 28, ainsi que les FP 42 et 10. L'article est consacré à la défaillance des composants électroniques due aux oscillations de l'orbite du satellite géostationnaire de la Terre, le MTBF est donné en termes d'années de vol géostationnaire ou orbites terrestres basses. Il est à noter que la défaillance des fils de «l'aile de mouette» est plus probable dans les endroits en contact avec le corps de l'emballage que dans une connexion soudée.

Jih et Jung [30] examinent les pannes d'équipement causées par des défauts de fabrication congénitaux dans un joint soudé. Cela se fait en créant un modèle FE très détaillé de la carte de circuit imprimé et en trouvant la densité spectrale de puissance (PSD) pour différentes longueurs de fissures de production. Ligyore, Followell [40] et Shetty, Reinikainen [58] ont suggéré que les méthodes empiriques fournissent les données de défaillance les plus précises et utiles pour des configurations spécifiques de composants connectés. De telles méthodes sont utilisées si certaines données d'entrée (épaisseur de carte, type de composant, plage de courbure) peuvent être supposées constantes pendant toute la durée de conception, ou si l'utilisateur peut se permettre d'effectuer de vrais tests de ce type.

8.2.2. Critère d'échec analytique

Modèles de joints d'angle SMT

Divers chercheurs examinant les défaillances des terminaux d'angle SMT suggèrent qu'il s'agit de la cause la plus courante de défaillance. Les articles de Sidhart et Barker [59] complètent une série de travaux antérieurs, présentant un modèle pour déterminer la déformation des fils angulaires des composants de fils SMT et de contour. Le modèle proposé présente une erreur de moins de 7% par rapport au modèle FE détaillé pour les six scénarios les plus défavorables. Le modèle est basé sur une formule précédemment publiée par Barker et Sidhart [4], où la déflexion de la pièce attachée soumise au moment de flexion a été simulée. L'article de Suhira [63] analyse analytiquement les contraintes attendues dans les sorties de paquets dues aux moments de flexion appliqués localement. Barker et Sidhart [4] s'appuient sur les travaux de Suhir [63], Barker et al. [4], qui étudie l'influence de la rigidité de rotation dominante. Enfin, Barker et al. [7] ont utilisé des modèles EF détaillés pour étudier l'effet des variations dimensionnelles du plomb sur la durée de vie en fatigue du plomb.

Il convient de mentionner ici les travaux sur les constantes de ressort en plomb JEDEC, grâce auxquels la création de modèles de composants en plomb a été grandement simplifiée [33–35]. Les constantes de ressort peuvent être utilisées à la place d'un modèle détaillé de composés de plomb, tandis que le modèle réduira le temps de construction et de résolution du modèle FE. L'utilisation de telles constantes dans le modèle FE composant empêchera le calcul direct des contraintes locales de plomb. Au lieu de cela, une déformation générale du plomb sera donnée, qui devra ensuite être associée soit aux contraintes locales du plomb, soit à des critères de défaillance du plomb basés sur le cycle de vie du produit.

Données sur la fatigue des matériaux

La plupart des données sur la destruction des matériaux utilisés pour les soudures et les composants sont principalement liées aux fractures thermiques, et il existe relativement peu de données sur les fractures de fatigue. La référence principale dans ce domaine est fournie par Sandor [56], qui fournit des données sur la mécanique de la fatigue et de la rupture des soudures. Steinberg [62] considère la destruction des échantillons de soudure. Les données sur la fatigue des soudures et des fils standard sont disponibles dans un article de Yamada [69].

FIG. 4. L'état de défaillance habituel du manuel pour les composants QFP est proche du corps de l'emballage.



La modélisation des défaillances associées à la déconnexion de la soudure est un défi en raison des propriétés inhabituelles de ce matériau. La solution à cette question dépend du composant à tester. Il est connu que pour les packages QFP, cela n'est généralement pas pris en compte et la fiabilité est estimée à partir de la documentation de référence et de la réglementation. Mais si le soudage du BGA, le PGA des gros composants est calculé, les composés de plomb en raison de leurs propriétés inhabituelles peuvent affecter la défaillance du produit. Ainsi, pour les boîtiers QFP, les propriétés de fatigue du plomb sont les informations les plus utiles. Pour le BGA, les informations sur la durabilité des joints soudés soumis à une déformation plastique instantanée sont plus utiles [14]. Pour les composants plus gros, Steinberg [62] fournit des données sur la contrainte de traction des joints soudés.

Modèles de défaillance de composants lourds

Les seuls modèles de fracture qui existent pour les composants lourds sont présentés dans un article de Steinberg [62], qui examine la résistance à la traction des composants et donne un exemple de la façon de calculer la contrainte maximale admissible qui peut être appliquée à un composé de plomb

8.3. Conclusions sur l'applicabilité des modèles PoF

Les conclusions suivantes concernant les méthodes PoF ont été tirées dans la littérature.

La réponse locale est essentielle pour prévoir la défaillance d'un composant. Comme indiqué dans Li, Poglitsch [38], les composants sur les bords d'une carte de circuit imprimé sont moins sujets à l'échec que ceux situés au centre d'un PCB en raison de différences locales de flexion. Par conséquent, les composants à différents endroits de la carte de circuit imprimé auront des probabilités de défaillance différentes.

La courbure locale de la carte est considérée comme un critère de défaillance plus important que l'accélération pour les composants SMT. Des articles récents [38,57,62,67] indiquent que la courbure du panneau est le principal critère d'échec.

Différents types de packages, à la fois en nombre de sorties et en type utilisé, sont intrinsèquement plus fiables que les autres, quel que soit l'environnement local spécifique [15.36.38].
La température peut affecter la fiabilité des composants. Liguore et Followell [40] ont déclaré que la durée de vie en fatigue est la plus élevée dans la plage de températures de 0 ° C à 65 ° C, avec une diminution notable à des températures inférieures à -30 ° C et supérieures à 95 ° C. Pour les composants QFP, l'endroit où le fil se connecte au sac (voir Fig. 4) est considéré comme le principal lieu d'endommagement, et non comme un joint de soudure [15,22,38].

L'épaisseur du panneau a un certain effet sur la durée de vie en fatigue des composants SMT, car il a été démontré que la durée de vie en fatigue du BGA diminue d'environ 30 à 50 fois si l'épaisseur du panneau augmente de 0,85 mm à 1,6 mm (tout en maintenant une courbure totale constante) [13]. La flexibilité (flexibilité) des conducteurs des composants affecte de manière significative la fiabilité des composants des conducteurs périphériques [63], cependant, il s'agit d'une dépendance non linéaire, et les conclusions de la connexion intermédiaire des éléments sont les moins fiables.

8.4. Méthodes logicielles

Le Life Cycle Technology Center of Excellence (CALCE) de l'Université du Maryland fournit un logiciel pour calculer la réponse aux vibrations et aux chocs des cartes de circuits imprimés. Le logiciel (appelé CALCE PWA) possède une interface utilisateur qui simplifie le processus de démarrage du modèle FE et entre automatiquement le calcul de la réponse dans le modèle de vibration. Il n'y a pas d'hypothèses utilisées pour créer le modèle de réponse FE, et les critères de rejet utilisés sont tirés de Steinberg [61] (bien que la méthode Barkers [48] soit également censée être mise en œuvre). Pour fournir des recommandations générales sur l'amélioration de la fiabilité des équipements, le logiciel décrit donne de bons résultats, d'autant plus qu'il prend simultanément en compte les tensions induites thermiquement et nécessite un minimum de connaissances particulières, cependant, la précision des critères de défaillance dans les modèles n'a pas été confirmée expérimentalement.

9. Méthodes pour améliorer la fiabilité des équipements

Cette section discutera des modifications postérieures au projet qui augmentent la fiabilité de l'équipement électronique. Ils se répartissent en deux catégories: ceux qui modifient les conditions aux limites de la carte de circuit imprimé et ceux qui augmentent l'amortissement.

Le but principal des modifications des conditions aux limites est de réduire la déviation dynamique de la carte de circuit imprimé, ceci peut être réalisé en rigidifiant les nervures, des supports supplémentaires ou en réduisant les vibrations du support d'entrée. Les raidisseurs peuvent être utiles car ils augmentent les fréquences propres, réduisant ainsi la déflexion dynamique [62], il en va de même pour l'ajout de supports supplémentaires [3], bien que l'emplacement des supports puisse également être optimisé, comme le montrent JH Ong et Lim [40]. Malheureusement, les nervures et les supports nécessitent généralement une refonte du schéma de disposition, de sorte que ces méthodes sont mieux prises en compte au début du cycle de conception. En outre, il convient de veiller à ce que les modifications ne modifient pas les fréquences naturelles de sorte qu'elles coïncident avec les fréquences naturelles de la structure de support, car cela serait contre-productif.

L'ajout d'isolant peut améliorer la fiabilité du produit, réduire l'influence du milieu dynamique transmis à l'équipement, et peut être réalisé de manière passive ou active.
Les méthodes passives sont généralement simples et moins coûteuses à mettre en œuvre, par exemple en utilisant des isolateurs de câble [66] ou en utilisant les propriétés pseudo-élastiques des alliages à mémoire de forme (SMA) [32]. Cependant, il est connu que des isolateurs mal conçus peuvent en fait augmenter la réponse.
Les méthodes actives fournissent un meilleur amortissement sur une plage de fréquences plus large, généralement en raison de la simplicité et de la masse, c'est pourquoi elles sont généralement conçues pour augmenter la précision des instruments de précision très sensibles, et non pour éviter les dommages. L'isolation active des vibrations comprend les méthodes électromagnétiques [60] et piézoélectriques [18,43]. Contrairement aux méthodes de modification des conditions aux limites, la modification de l'amortissement vise à diminuer la réponse de résonance maximale des équipements électroniques, tandis que les fréquences naturelles réelles devraient varier légèrement.

Comme dans le cas de l'isolation vibratoire, l'amortissement peut être réalisé de manière passive et active, avec une simplification similaire de la structure dans le premier cas et une complexité et un amortissement plus élevés dans le second.

Les méthodes passives comprennent, par exemple, des méthodes très simples, comme le collage de matériaux, qui augmentent l'amortissement de la carte de circuit imprimé [62]. Des méthodes plus sophistiquées comprennent l'amortissement des particules [68] et l'utilisation d'absorbeurs dynamiques à large bande [25].

Le contrôle actif des vibrations est généralement obtenu grâce à l'utilisation d'éléments piézocéramiques liés à la surface de la carte de circuit imprimé [1.45]. L'utilisation de méthodes de durcissement est spécifique au cas et doit être soigneusement envisagée par rapport aux autres méthodes. L'application de ces méthodes à un équipement connu pour n'avoir aucun problème de fiabilité n'augmentera pas nécessairement le coût et le poids de la structure. Cependant, si un produit dont la conception est approuvée présente une défaillance lors des tests, il peut être beaucoup plus rapide et plus facile d'appliquer la technique de durcissement que de repenser l'équipement.

10. Opportunités pour le développement de méthodes

Cette section détaille les possibilités d'améliorer la prédiction de la fiabilité des équipements électroniques, bien que les progrès récents en optoélectronique, nanotechnologie et technologie d'emballage pourraient bientôt limiter l'applicabilité de ces propositions. Quatre méthodes de base pour prédire la fiabilité ne peuvent pas être utilisées au moment de la conception de l'appareil. Le seul facteur qui pourrait rendre ces méthodes plus attrayantes serait la création de technologies de fabrication et de test à faible coût entièrement automatisées, car cela permettrait de construire et de tester la conception proposée beaucoup plus rapidement qu'aujourd'hui, avec un minimum d'effort humain.

La méthode PoF offre de nombreuses possibilités d'amélioration. Le principal domaine dans lequel il peut être amélioré est l'intégration avec le processus de conception global. La conception d'équipements électroniques est un processus itératif qui rapproche le développeur du résultat final uniquement en collaboration avec des ingénieurs spécialisés en électronique, en fabrication et en génie thermique et en conception structurelle. Une méthode qui résout automatiquement certains de ces problèmes en même temps réduira le nombre d'itérations de conception et économisera beaucoup de temps, en particulier si l'on considère le volume de la coopération interinstitutions. D'autres domaines d'amélioration des techniques PoF seront divisés en types de prédiction de réponse et de critères d'échec.

La prédiction de réponse a deux voies de développement possibles: soit des modèles plus rapides et plus détaillés, soit des modèles simplifiés améliorés. Avec l'avènement de processeurs informatiques de plus en plus puissants, le temps nécessaire pour résoudre des modèles FE détaillés peut devenir assez petit, tandis que dans le même temps, les logiciels modernes réduisent le temps d'assemblage, ce qui minimise finalement le coût des ressources humaines. Les méthodes FE simplifiées peuvent également être améliorées grâce au processus de création automatique de modèles FE, similaires à ceux proposés pour les méthodes FE détaillées. Pour cela, un logiciel automatique (CALCE PWA) est actuellement disponible, mais la technologie n'est pas suffisamment testée en pratique, et les hypothèses avancées lors de la modélisation sont inconnues.

Le calcul de l'erreur inhérente à diverses méthodes de simplification serait très utile, ce qui nous permettrait de mettre en œuvre des critères utiles de tolérance aux pannes.

Enfin, une base de données ou une méthode serait utile pour conférer une rigidité accrue aux composants attachés, où ces améliorations de rigidité pourraient être utilisées pour améliorer la précision des modèles de réponse. La création de critères de défaillance des composants dépend d'une légère variation de composants similaires de différents fabricants, ainsi que du développement possible de nouveaux types d'emballage, car toute méthode ou base de données pour déterminer les critères de défaillance doit tenir compte de cette variabilité et de ces changements.

Une solution consisterait à créer une méthode / un logiciel pour construire automatiquement des modèles FE détaillés basés sur des paramètres d'entrée tels que les tailles de plomb et d'emballage. Une telle méthode peut être réalisable pour des composants de forme généralement uniforme, tels que des composants SMT ou DIP, mais pas pour des composants irréguliers complexes, tels que des transformateurs, des selfs ou des composants non standard.

Les modèles FE suivants peuvent être résolus pour les contraintes et combinés avec des données de rupture de matériau (données de courbe de ductilité S-N, mécanique de la rupture ou similaire) pour calculer la durée de vie des composants, bien que les données de rupture de matériau doivent être de haute qualité. Le processus FE doit être corrélé avec des données de test réelles, de préférence dans la gamme de configurations la plus large possible.

L'effort consacré à un tel processus est relativement faible par rapport à l'alternative aux tests directs en laboratoire, qui devraient effectuer un nombre statistiquement significatif de tests pour différentes épaisseurs de cartes de circuits imprimés, différentes intensités et directions de charge, des centaines de types de composants différents sont disponibles même pour plusieurs types de cartes. , , .

- , , , . FE , .

, , : FE, , , , . PoF , . , , , , ( ).

, , , , , (), .

11.

, ( - , , PoF), . - , , , , , , .

PF , , . « » , FE. , FE, . « » , SMT .
, , , . . , , , .