🤳🏿 🤽🏿 🙋🏿 FPGA पर ASIC का प्रोटोटाइप 🤶🏽 👂🏼 🐥

चिप विकास जटिल, महंगा और समय लेने वाला है। और किसी भी गलती की कीमत बहुत अधिक है। पैच और अपडेट के साथ क्रिस्टल बनाने के बाद, कुछ भी तय नहीं किया जा सकता है। इसलिए, विकास के स्तर पर डिज़ाइन की गई योजनाओं का सत्यापन विशेष रूप से सावधानीपूर्वक है। प्रत्येक कार्यात्मक ब्लॉक के लिए, ब्लॉक परीक्षण सभी ऑपरेटिंग और गैर-ऑपरेटिंग मोड में लिखे गए हैं। ब्लॉक को सामान्य सर्किट में एकीकृत करने के बाद, सिस्टम परीक्षण आयोजित किए जाते हैं कि यह ब्लॉक सिस्टम के हिस्से के रूप में कैसे काम करता है। सभी परीक्षण लगातार प्रतिगमन परीक्षण में घूम रहे हैं। परीक्षण के कम या कम स्वीकार्य स्तर का एक अनौपचारिक संकेत भी है - जब परीक्षण कोड की मात्रा का परीक्षण की जाने वाली इकाई के कोड की मात्रा का 10 गुना है। लेकिन ये सभी परीक्षण यह एहसास नहीं देते हैं कि सर्किट व्यवहार्य है, क्योंकि किसी भी सिमुलेशन में सैकड़ों मिलीसेकंड अधिकतम सर्किट का व्यवहार होता है।लेकिन जीवन में, सर्किट को सैकड़ों हजारों घंटे काम करना चाहिए। मैंने एक बार एक विफलता की तलाश की थी जब 1 या 2 बाइट्स प्रति 1 जीबी संचारित जानकारी खो गई थीं और कोई कार्यात्मक परीक्षण इस समस्या को नहीं मिला। और यह त्रुटि भविष्य के चिप के FPGA प्रोटोटाइप पर ही प्रकट हुई थी। हमने दुनिया में क्या किया और क्या चल रहा है, इस बारे में यह लेख बताएगा।

FPGA पर भविष्य के चिप्स का प्रोटोटाइप परीक्षण करना एकमात्र तरीका है कि कम वास्तविक समय में वास्तविक दुनिया के कार्यों पर सर्किट कैसे काम करता है। प्रोटोटाइप आपको सॉफ़्टवेयर को डीबग करने, प्रारंभिक प्रदर्शन विशेषताओं और बहुत कुछ प्राप्त करने की अनुमति देता है। आधुनिक FPGAs के पास इन कार्यों के लिए पर्याप्त मात्रा में संसाधन हैं। उदाहरण के लिए, आप स्वयं $ 300 के लिए FPGA के साथ एक मदरबोर्ड पर Intel 8086 प्रोसेसर के साथ पूर्ण विकसित कंप्यूटर को लागू कर सकते हैं ।

2004 वर्ष

दुर्भाग्य से, हम कंकाल के साथ अपनी कैबिनेट की जमा राशि में बहुत पहले प्रोटोटाइप नहीं पा सके, लेकिन यह Xilinx Spartan3-400 (XC3S400) पर आधारित एक छोटा स्कार्फ था। 400 का अर्थ हजारों वाल्व समकक्षों की संख्या है जो डेवलपर को उनके सर्किट बनाने के लिए उपलब्ध हैं। रूमाल की कीमत लगभग $ 50 थी और इसमें सभी मेमोरी के साथ एक साधारण 8-बिट माइक्रोकंट्रोलर और 40 मेगाहर्ट्ज की आवृत्ति पर इसे लागू करने की अनुमति दी गई थी। प्रोटोटाइपिंग में इस तथ्य का समावेश था कि इस पर विकसित माइक्रोकंट्रोलर ने एक एलईडी को झपका दिया।

2005 वर्ष

प्रोटोटाइप के लिए विशेष बोर्ड पहले से ही एक प्रयोग के रूप में नहीं, बल्कि परियोजना के एक सार्थक चरण के रूप में विकसित किया गया था। पहले से ही लागू किया गया FPGA Xilinx Spartan3-1000। उन। 1 मिलियन वाल्व पहले से ही हमारे पास उपलब्ध थे, और डिज़ाइन किए गए माइक्रोकंट्रोलर ने इसकी अधिकतम आवृत्ति 48 मेगाहर्ट्ज पर काम किया। और यह इस बोर्ड पर था कि मैंने प्रति गीगाबाइट में बहुत खोए हुए 2 बाइट्स पकड़े। बोर्ड की कीमत लगभग $ 200 थी।

2007 वर्ष

नए 32-बिट माइक्रोकंट्रोलर के लिए, यह स्पष्ट था कि 1 मिलियन वाल्व पर्याप्त नहीं हो सकते हैं। इसलिए, Xilinx Spartan3-5000 पर आधारित एक नया मदरबोर्ड विकसित किया गया था, जिसकी बदौलत 5 मिलियन गेट उपलब्ध हुए। बोर्ड की कीमत लगभग $ 500 थी और एक लंबे समय के लिए यह बोर्ड नए विकास के प्रोटोटाइप के लिए मुख्य बन गया। इसके आधार पर, न केवल माइक्रोकंट्रोलर्स का परीक्षण किया गया था, बल्कि विभिन्न विशेष माइक्रोकिरेट्स भी थे। FPGA में डिजाइन किया जा रहा माइक्रोकंट्रोलर पहले से ही 20 मेगाहर्ट्ज की कम आवृत्ति पर काम कर रहा था, हालांकि तब सिलिकॉन में यह 100 मेगाहर्ट्ज और यहां तक कि 150 मेगाहर्ट्ज की आवृत्ति पर काम करता था।

32-बिट माइक्रोकंट्रोलर

का प्रोटोटाइप : वीडियो कार्ड का प्रोटोटाइप (दुर्भाग्य से परियोजना लाइव नहीं हुई, लेकिन समाप्त RTL पंखों में इंतजार कर रही है):

एकीकृत ट्रांससीवर्स के साथ 4-वे ईथरनेट स्विच का प्रोटोटाइप:

2010 का साल

दोहरे कोर माइक्रोकंट्रोलर (32-बिट RISC + 16-बिट डीएसपी कोर) विकसित करते समय, हम अंत में उस स्तर तक पहुंच गए जब 5 मिलियन पहले से ही पर्याप्त नहीं थे। लेकिन भविष्य के माइक्रोक्रिचट के विभिन्न छंटनी विन्यासों के एफपीजीए में कार्यान्वयन ने इसके संचालन का परीक्षण करना संभव बना दिया। उदाहरण के लिए, उन्होंने दो कोर (आरआईएससी + डीएसपी) को परिधीय या एक कोर (आरआईएससी) के टुकड़े टुकड़े के साथ बेचा, लेकिन संपूर्ण परिधि।

साल 2012

नए प्रोजेक्ट के लिए नए बोर्ड की आवश्यकता थी, क्योंकि नए 32-बिट डीएसपी कोर के लिए आंतरिक मेमोरी की आवश्यक मात्रा पहले से ही सबसे बड़े स्पार्टन एफपीजीए में उपलब्ध क्षमता से अधिक थी। मुझे अधिक महंगे और जटिल FPGAs पर स्विच करना पड़ा। परियोजना का समय सीमित था, और एक तैयार समाधान खोजने का फैसला किया। चुनाव उस समय FPGA Xilinx Virtex-6 XC6VLX760 के साथ INREVIUM से बोर्ड पर गिर गया।

और हालांकि समतुल्य फाटकों की संख्या केवल 8 मिलियन हो गई है, लेकिन अंतर्निहित ब्लॉक मेमोरी की मात्रा 2 एमबिट से 25 एमबिट तक बढ़ गई है।
चुनाव ने सबसे अधिक संभावना यह निर्धारित की कि शुल्क की लागत Google के कैश में जर्मन प्रतिनिधि कार्यालय की साइट पर संरक्षित थी, और हम जानते थे कि किसी भी एनडीए पर हस्ताक्षर करने से पहले $ 18K खर्च होंगे। और $ 15 हजार के केवल एक FPGA चिप की लागत के साथ, इसने आपके स्वयं के बोर्ड को विकसित करने के बारे में किसी भी प्रश्न को हटा दिया। ऐसे बड़े FPGAs के लिए सीरियल बोर्ड आमतौर पर या तो FPGAs जितना ही खर्च करते हैं या थोड़ा अधिक महंगे होते हैं।
बोर्ड की खरीद ने भी बहुत सारे रोचक ज्ञान प्राप्त किए, उदाहरण के लिए, हमारे स्थानीय वितरक को यह विश्वास था कि इस बोर्ड की लागत शिपिंग सहित $ 40K है, और सामान्य तौर पर यह हमारे हिस्से पर 100% पूर्व भुगतान के साथ बहुत जोखिम देता है। अंतत: इनमें से 3 बोर्डों को बिचौलियों के बिना खरीदा गया था, और अब उनका उपयोग हमारे डीएसपी प्रोसेसर के प्रोटोटाइप के लिए किया जाता है।

वर्ष 2013

नए 32-बिट विशेष माइक्रोकंट्रोलर के लिए, अपना बोर्ड बनाने का प्रयास करने का निर्णय लिया गया। सबसे पहले, FPGAs पर मॉड्यूल के डेवलपर्स को विकसित करना चाहिए और अपनी व्यक्तिगत कारों की तुलना में अधिक महंगा होने वाले माइक्रोक्रिस्केट का उपयोग करने से डरना नहीं चाहिए, और दूसरी बात, वितरकों में से एक के पास स्टॉक में कई वीरटेक्स -6 XC6VLX550T थे और उन्होंने उन्हें बड़ी छूट पर पेशकश की। FPGA LX550T LX760 (लगभग 30% कम वाल्व) की तुलना में एक कदम छोटा है, लेकिन विकास को ध्यान में रखते हुए बोर्डों की अंतिम कीमत केवल $ 8K थी। 6 बोर्ड इकट्ठे किए गए। हमने उन्हें ग्राहकों को वितरित करने की योजना नहीं बनाई, लेकिन डेवलपर्स इंटरनेट के माध्यम से उन तक पहुंच के लिए संगठित थे। बोर्ड ने कई दिलचस्प समाधान लागू किए हैं। उदाहरण के लिए, फर्मवेयर फ़ाइलों को एक विशेष एसडी कार्ड में मासस्टोरेज डिवाइस पर बोर्ड पर लोड किया गया था, और फिर उन्हें FPGA में लोड किया गया था।कुल में, कार्ड में 10 विभिन्न फ़र्मवेयर हो सकते हैं, और एक विशेष प्रबंधन कार्यक्रम के माध्यम से आप चुन सकते हैं कि इस समय कौन सा उपयोग करना है। इसके अलावा "मूर्ख से" विभिन्न सुरक्षा को लागू किया, ताकि गलती से एक महंगी चिप को जला न सके। यह सब आपको इन बोर्डों के साथ दूर से काम करने की अनुमति देता है, सुरक्षित रूप से और यहां तक कि छात्रों पर भी भरोसा करता है। FPGA में डिज़ाइन किया गया MK 40 मेगाहर्ट्ज की आवृत्ति पर काम करता है।

बोर्ड स्वयं (एक विशेष दोहरे कोर 32-बिट माइक्रोकंट्रोलर का

प्रोटोटाइप ): कोण-से-कोड रूपांतरण सेंसर के लिए एक विशेष चिप का प्रोटोटाइप:

दुर्भाग्य से, इस बोर्ड में कई कमियां हैं: अतिरिक्त मॉड्यूल को जोड़ने के लिए खराब कनेक्टर का चयन किया जाता है, लेकिन यह आधी परेशानी है, हम ठीक करना भूल गए कनेक्टर्स के पास छेद, और मॉड्यूल वास्तव में केवल कनेक्टर्स में आयोजित किए जाते हैं। मुख्य बोर्ड पर कुछ नियंत्रणों तक पहुंच प्राप्त करने के लिए, आपको विस्तार मॉड्यूल का पता लगाना होगा।

घरेलू अनुभव

लेकिन अन्य कस्टम चिप डेवलपर्स के बारे में क्या? उदाहरण के लिए, MCST जब VLSI 1891VM6Ya (R-1000, 64-बिट SPARC v.9 आर्किटेक्चर वाला एक चार-कोर प्रोसेसर) प्रोटोटाइपिंग करता है, जिसमें 10 FPGAs Altera Stratix II (4 x EP2S180 + 5 x EP2S130 + 1 x EP2S90) के साथ एक विशेष बोर्ड का उपयोग किया जाता है। सिस्टम के लॉजिकल गेट्स की कुल मात्रा 20 मिलियन आंकी जा सकती है।

अब एक EP2S180 चिप की कीमत लगभग $ 8K है। तो प्रोटोटाइप में केवल FPGA चिप्स की लागत $ 50K से अधिक है।
एल्ब्रस -4 सी + प्रोसेसर को प्रोटोटाइप करने के लिए, 21 अल्टरेटा स्ट्रैटिक्स IV EP4SE820 माइक्रोक्रासीट पहले से ही आवश्यक थे और कुल 100 मिलियन वाल्व की मात्रा के साथ (हालांकि MCST खुद 750 मिलियन का आंकड़ा बताता है) और इसकी लागत लगभग $ 200K है। इसी समय, प्रोटोटाइप की कार्य आवृत्ति 9 मेगाहर्ट्ज है।

विदेशी अनुभव

अब एफपीजीए प्रोटोटाइप के लिए विशेष समाधान माइक्रोइलेक्ट्रॉनिक के लिए सीएडी उपकरण के विकास में विशेषज्ञता वाली कंपनियों द्वारा पेश किए जाते हैं, हालांकि प्रोटोटाइप के लिए उपयुक्त मॉड्यूल अन्य कंपनियों में भी मिल सकते हैं। इंटेल और आईबीएम में FPGA प्रोटोटाइप हैं, लेकिन उनकी विशेषताओं का विज्ञापन नहीं किया जाता है, और वे केवल एक व्यापक सर्कल के लिए जाने जाते हैं, जब प्रोटोटाइप पहले से ही पुराना हो चुका होता है।

ताल Altera Stratix-4 EP4SE820 FPGA पर निर्मित एक विशेष रैपिड प्रोटोटाइप प्लेटफॉर्म प्रदान करता है। न्यूनतम कॉन्फ़िगरेशन में, प्लेटफ़ॉर्म में दो (10 मिलियन वाल्व की कुल मात्रा के साथ) होते हैं, और अधिकतम छह FPGAs (30 मिलियन वाल्व तक की मात्रा के साथ)। आज एक EP4SE820 चिप की कीमत ~ $ 10K है।

ताल से नई प्रणाली को प्रोटियम कहा जाता है और यह Xilinx Virtex-7 XC7V2000T पर आधारित है और आपको दो FPGAs में 25 मिलियन से आठ में 100 मिलियन वाल्व लागू करने की अनुमति देता है। एक XC7V2000T चिप की लागत अब $ 20K है। उन। पूरी तरह से सुसज्जित प्रोटियम की लागत कम से कम $ 160K होगी।

विकास उपकरणों के अलावा, एल्डेक एचईएस -7 के एफपीजीए प्रोटोटाइप के लिए एक मंच भी प्रदान करता है।

एक बोर्ड पर छह Xilinx Virtex-7 XC7V2000T या UltraSacle XCVU440 स्थित हैं। FPGA UltraSacle XCVU440 पर आधारित मॉड्यूल के कार्यान्वयन के मामले में, फाटकों की कुल संख्या 158 मिलियन तक पहुंच जाती है। एक अतिरिक्त बोर्ड का उपयोग करके, आप 24 FPGA चिप्स को एक एकल मॉड्यूल में इकट्ठा कर सकते हैं और 6 मिलियन मिलियन गेट्स प्राप्त कर सकते हैं। एक XCVU440 चिप की लागत अब $ 49K है। और सभी FPGAs की अधिकतम कुल लागत 1M $ से अधिक है।

FPGA प्रोटोटाइप के लिए प्लेटफार्मों को विकसित करने में Synopsys का शायद सबसे अधिक अनुभव है। उनके शुरुआती मॉडल FPGA Virtex-6 (HAPS-60), फिर Virtex-7 (HAPS-70) पर आधारित थे। उनका नवीनतम विकास, HAPS-80, एक एकल मॉड्यूल में एक से चार Xilinx UltraScale XCVU440 FPGAs है।

तैयार किए गए मॉड्यूल को एक रैक में जोड़ा जा सकता है। और इस मामले में, कुल मात्रा एक रिकॉर्ड 1.6 बिलियन वाल्व है।
एक FPGA का उपयोग करते समय, अधिकतम आवृत्ति 300 MHz तक होती है, जब पड़ोसी मॉड्यूल का उपयोग 100 MHz में करते हैं, जब कई मॉड्यूल का उपयोग करते हैं, तो आवृत्ति 30 MHz तक कम हो जाती है।

इस प्रकार, FPGAs की खरीद के लिए लगभग $ 3.5M होने से, आप Intel Xeon E7 को प्रोटोटाइप करने के लिए उपयुक्त एक प्लेटफॉर्म इकट्ठा कर सकते हैं। खैर, या 20 साल इंतजार करें, जब इस तरह के वॉल्यूम के FPGAs कीमत में सौ डॉलर के एक जोड़े तक गिर जाएगी।

FPGA पर ASIC का प्रोटोटाइप