🍳 👨🏾‍🎨 🏈 इंटेल सीपीयू के लिए डीप लर्निंग निर्देश जोड़ता है 💱 🗞️ 🧜🏿

नवीनतम इंटेल प्रोसेसर में से कुछ वेक्टर निर्देशों के AVX-512 परिवार का समर्थन करते हैं । उन्हें 512 बिट्स (64 बाइट्स) के ब्लॉक में निष्पादित किया जाता है। ऐसे बड़े निर्देशों के लिए हार्डवेयर समर्थन का लाभ यह है कि प्रोसेसर एक एकल घड़ी चक्र में अधिक डेटा संसाधित करता है।

यदि कोड 64-बिट शब्दों (8 बाइट्स) के साथ भरा हुआ है, तो सैद्धांतिक रूप से, यदि आप अन्य कारकों को ध्यान में नहीं रखते हैं, तो आप AVX-512 निर्देशों का उपयोग करते हुए इसके निष्पादन को आठ गुना तक बढ़ा सकते हैं।

X86 कमांड सिस्टम के लिए AVX-512 एक्सटेंशन 8 मास्क रजिस्टरों, पूर्णांक और भिन्नात्मक संख्याओं और उन पर संचालन के लिए 512-बिट पैक्ड स्वरूपों का समर्थन करता है, ठीक-ट्यूनिंग राउंडिंग मोड्स (आपको वैश्विक सेटिंग्स को ओवरराइड करने की अनुमति देता है), प्रसारण संचालन, आंशिक संख्या संचालन में त्रुटि अभिव्यक्ति, इकट्ठा / तितर बितर संचालन, तेजी से गणितीय संचालन, बड़े ऑफसेट की कॉम्पैक्ट कोडिंग।

AVX-512 प्रारंभिक सेट में निर्देशों के आठ समूह शामिल हैं:

AVX-512 संघर्ष का पता लगाने के निर्देश (CDI)
AVX-512 घातीय और पारस्परिक निर्देश (ERI)
AVX-512 प्रीफैच निर्देश (PFI)
AVX-512 वेक्टर लंबाई एक्सटेंशन (VL)
AVX-512 बाइट और शब्द निर्देश (BW)
AVX-512 डबलवर्ड और क्वाडवर्ड निर्देश (DQ)
AVX-512 इंटेगर फ्यूज्ड मल्टीप्ली ऐड (IFMA)
AVX-512 वेक्टर बाइट हेरफेर निर्देश (VBMI)

AVX-512 परिवार को Intel Xeon Phi (पूर्व में Intel MIC) शूरवीरों के लैंडिंग कोप्रोसेसर, कुछ Skylake Xeon (SKX) प्रोसेसर के साथ-साथ भविष्य में आने वाले Cannonlake प्रोसेसर का समर्थन प्राप्त है जो 2017 में उपलब्ध होगा। सूचीबद्ध प्रोसेसर सभी निर्देशों का समर्थन नहीं करते हैं। उदाहरण के लिए, शूरवीरों की लैंडिंग Xeon Phi केवल CD, ER और PF का समर्थन करती है। Skylake Xeon प्रोसेसर (SKX) CD, VL, BW, और DQ का समर्थन करता है। Cannonlake प्रोसेसर - CD, VL, BW, DQ, IFMA।

स्वाभाविक रूप से, प्रत्येक कोड को वेक्टर निर्देशों में परिवर्तित नहीं किया जा सकता है, लेकिन आपको सभी कोड के साथ ऐसा करने की आवश्यकता नहीं है, लिखते हैंअपने ब्लॉग पर, डैनियल लेमायर, क्यूबेक विश्वविद्यालय में कंप्यूटर विज्ञान के प्रोफेसर। उनके अनुसार, "हॉट कोड" को अनुकूलित करना महत्वपूर्ण है, जो सबसे अधिक प्रोसेसर संसाधनों का उपभोग करता है। कई प्रणालियों में, "हॉट कोड" को कई बार स्क्रॉल करने वाले छोरों की एक श्रृंखला से बनाया गया है। यही वह है जिसे अनुकूलित किया जाना चाहिए, यह मुख्य लाभ है।

उदाहरण के लिए, यदि इस तरह के पायथन कोड को एमकेएल नेम्पी का उपयोग करते हुए AVX-512 में मानक 64-बिट निर्देशों से फिर से जोड़ दिया जाता है , तो निष्पादन का समय उसी प्रोसेसर पर 6-7 सेकंड से 1 सेकंड तक कम हो जाता है।

import numpy as np
np.random.seed(1234)
xx = np.random.rand(1000000).reshape(1000, 1000)
%timeit np.linalg.eig(xx)

डीप लर्निंग हार्डवेयर सपोर्ट

तंत्रिका नेटवर्क और गहन शिक्षण हाल के दिनों के सबसे उज्ज्वल रुझानों में से एक है। Google, फेसबुक और अन्य बड़ी कंपनियाँ जहाँ भी संभव हो, तंत्रिका नेटवर्क का उपयोग करने की कोशिश कर रही हैं: सिफारिश प्रणाली में, चेहरा पहचान, पाठ अनुवाद, भाषण मान्यता, फोटो वर्गीकरण और यहां तक कि बोर्ड गेम में भी जाना पसंद है (लेकिन यह व्यावसायिक लाभ के लिए प्रचार के लिए अधिक है)। कुछ गैर-मानक क्षेत्रों में गहराई से प्रशिक्षण लागू करने की कोशिश कर रहे हैं, जैसे कि ऑटो-पायलट प्रशिक्षण ।

उद्यम पूंजी निवेशकों के बीच, अब एक समझ है कि अमीर जल्दी पाने के लिए सबसे प्रभावी योजना गहन शिक्षा के क्षेत्र में एक स्टार्टअप लॉन्च करना है, जिसे कंपनी बिग फाइव (फेसबुक, Google, Apple, Microsoft, Amazon) से तुरंत खरीद लेगी। इन कंपनियों ने हाल ही में प्रतिभा खरीदने के क्षेत्र में जमकर प्रतिस्पर्धा की है, ताकि एक स्टार्टअप तुरंत और कम से कम $ 10 मिलियन प्रति कर्मचारी की दर से एक महान मूल्य पर छोड़ देगा। इस तरह की व्यवसाय योजना अब और भी सरल हो गई है, क्योंकि कंपनियां ओपन सोर्स डेवलपमेंट टूल जारी करती हैं, जैसा कि Google ने TensorFlow के साथ किया था ।

इंटेल के लिए दुर्भाग्य से, यह कंपनी पिछड़ जाती है और लगभग खेल में भाग नहीं लेती है। प्रोफेसर लेमिर स्वीकार करते हैं कि एनवीडिया जीपीयू को अब उद्योग मानक माना जाता है। यह उन पर है कि वे मशीन सीखने के लिए कार्यक्रमों का कोड चलाते हैं।

ऐसा नहीं है कि इंटेल इंजीनियरों ने इस प्रवृत्ति की देखरेख की है। यह सिर्फ इतना है कि जीपीयू स्वयं, बिना किसी विशेष निर्देशों के, गहरी सीखने की गणना के लिए बेहतर अनुकूल हैं।

फिर भी, इंटेल एक पलटवार तैयार कर रहा है, जिसके परिणामस्वरूप स्थिति उलटी हो सकती है। सितंबर में, कंपनी ने एक नया इंटेल आर्किटेक्चर इंस्ट्रक्शन सेट एक्सटेंशन्स प्रोग्रामिंग संदर्भ प्रकाशित कियाभविष्य के प्रोसेसर में समर्थित सभी निर्देशों का संकेत। यदि आप इस दस्तावेज़ को देखते हैं, तो हम एक सुखद आश्चर्य की प्रतीक्षा कर रहे हैं। यह पता चला है कि निर्देशों के AVX-512 परिवार को कई समूहों में विभाजित किया गया था और विस्तारित किया गया था।

विशेष रूप से, निर्देश के दो समूह विशेष रूप से गहराई से प्रशिक्षण के लिए डिज़ाइन किए गए हैं: AVX512_4VNNIW और AVX512_4FMAPS। विवरण से देखते हुए, ये निर्देश न केवल गहरी शिक्षा में, बल्कि कई अन्य कार्यों में भी उपयोगी हो सकते हैं।

AVX512_4VNNIW: गहरी शिक्षण शब्द चर सटीकता के लिए वेक्टर निर्देश
AVX512_4FMAPS: फ्लोटिंग लर्निंग-पॉइंट सिंगल प्रिसिजन के लिए वेक्टर निर्देश

यह बहुत अच्छी खबर है।

जब इस तरह के समर्थन मानक इंटेल प्रोसेसर में दिखाई देते हैं, तो वे एनवीडिया के इन-डेप्थ लर्निंग ग्राफिक्स प्रदर्शन को करीब या बेहतर प्रदर्शन कर सकते हैं। बेशक, उपयुक्त अनुकूलन कार्यक्रमों के अधीन। कौन जानता है, एक ही कहानी अचानक वीडियो एन्कोडिंग के साथ दोहराएगी, जब सीपीयू में H.264 और H.265 हार्डवेयर समर्थन को जोड़ने के बाद , एकीकृत ग्राफिक्स वाले इंटेल प्रोसेसर ने एनवीडिया और एएमडी वीडियो कार्ड की तुलना में तेजी से वीडियो को एन्कोड और डिकोड करना शुरू कर दिया।

इंटेल सीपीयू के लिए डीप लर्निंग निर्देश जोड़ता है

डीप लर्निंग हार्डवेयर सपोर्ट

More articles: