चिप्स में कस्टम ब्लॉक (सिलिकॉन आईपी): यह कैसे काम करता है

घरेलू माइक्रोप्रोसेसरों के लिए समर्पित Habré के प्रत्येक लेख में, एक तरह से या किसी अन्य, लाइसेंस प्राप्त आईपी-ब्लॉक का मुद्दा और उनकी उपस्थिति और अनुपस्थिति के मूल्य, घरेलूता या विकास की सुरक्षा को कम किया जाता है। इसी समय, कई टिप्पणीकार चर्चा के विषय को बहुत अच्छी तरह से नहीं समझते हैं, इसलिए आइए यह पता लगाने की कोशिश करें कि माइक्रोइलेक्ट्रॉनिक उद्योग में लाइसेंसिंग कैसे काम करता है, अच्छे और बुरे लाइसेंस वाले ब्लॉक क्या हैं, और माइक्रोक्रेसीट विकसित करने की प्रक्रिया क्या है - अधिकांश ब्लॉक इसमें खरीदे जाते हैं।



किसी भी आधुनिक माइक्रोकिरिट को कुछ समय पहले गर्व से "एक चिप पर एक प्रणाली" कहा जाता है: यहां तक ​​कि तीन-पैर वाले रैखिक नियामकों और वोल्टेज स्रोतों में उपयोगकर्ता से छिपा हुआ एक डिजिटल समायोजन होता है, हम माइक्रोप्रोसेसरों और माइक्रोकंटेकर्स के बारे में क्या कह सकते हैं जिसमें दर्जनों विभिन्न ब्लॉक होते हैं, प्रत्येक का विकास जिनमें से विशिष्ट कौशल और पुस्तकों और लेखों के बारे में लिखे गए नुकसान को कम करने के लिए व्यापक अनुभव की आवश्यकता होती है। इसके अलावा, किसी भी परियोजना, एक नियम के रूप में, अपने स्वयं के हत्यारे की विशेषता है, जिसके कारण डेवलपर्स को प्रतियोगियों पर एक लाभ प्राप्त करने की उम्मीद है, और यह यह हत्यारा सुविधा है जिसे जितना संभव हो सके किया जाना चाहिए, और अन्य सभी ब्लॉकों को बस दूसरों की तुलना में खराब नहीं होना चाहिए।

ध्यान दें, सवाल यह है: क्या एक महंगी विकास टीम को बनाए रखना आवश्यक है जो स्वतंत्र रूप से सभी आवश्यक ब्लॉकों को अपने दम पर बना सकता है?

एक और भी दिलचस्प सवाल: यदि आपने स्वयं एक माइक्रोप्रोसेसर इंस्ट्रक्शन सिस्टम विकसित किया है, तो क्या आपको एक प्रोग्रामर टीम को शामिल करने की आवश्यकता है जो इसके लिए एक कंपाइलर लिखेगा , लोकप्रिय ऑपरेटिंग सिस्टम की ताजा गुठली को पोर्ट करेगा , बहुत सारी अन्य कड़ी मेहनत करेगा, और सबसे अधिक संभावना है कि आपकी रचना एक पर नहीं होगी। लोकप्रिय आर्किटेक्चर के साथ स्तर, जिस पर अधिक लोग काम करते हैं?
और सबसे महत्वपूर्ण बात: पिछले दो सवालों के सकारात्मक जवाब आपके उत्पाद को प्रतिस्पर्धात्मक लाभ देंगे?

गीतात्मक विषयांतर
5 जून को, मॉरिस चांग सेवानिवृत्त हुए, एक ऐसा आदमी जिसके बारे में आपने कभी नहीं सुना होगा, लेकिन जिसके बिना कोई आधुनिक इलेक्ट्रॉनिक्स नहीं होगा। मॉरिस चांग का जन्म चीन में हुआ था, गृहयुद्ध की ऊंचाई पर वह संयुक्त राज्य अमेरिका के लिए रवाना हुए, एमआईटी से स्नातक किया, और फिर टेक्सास इंस्ट्रूमेंट्स और जनरल इंस्ट्रूमेंट्स में कई वर्षों तक काम किया। उन वर्षों में, किसी भी माइक्रोइलेक्ट्रोनिक कंपनी का एक अभिन्न अंग इसका स्वयं का उत्पादन था, जिसके लिए उपकरण अब तक की तुलना में सस्ते परिमाण के कई ऑर्डर थे, लेकिन फिर भी, यह बहुत महंगा था। इस तरह से चांग ने खुद इसके बारे में लिखा है:

जब मैं टीआई और जनरल इंस्ट्रूमेंट पर था, तो मैंने बहुत सारे आईसी डिजाइनरों को छोड़ने और अपना खुद का व्यवसाय स्थापित करने के लिए इच्छुक देखा, लेकिन केवल एक चीज, या सबसे बड़ी बात जिसने उन्हें उन कंपनियों को छोड़ने से रोक दिया, वह यह था कि वे पर्याप्त पैसा नहीं जुटा सकते थे अपनी खुद की कंपनी बनाने के लिए। क्योंकि उस समय यह सोचा गया था कि प्रत्येक कंपनी को विनिर्माण की आवश्यकता है, वेफर विनिर्माण की आवश्यकता है, और वह एक आईसी कंपनी के सेमीकंडक्टर कंपनी का सबसे पूंजी गहन हिस्सा था। और मैंने उन सभी लोगों को छोड़ने के लिए इच्छुक देखा, लेकिन वेफर फैब के निर्माण के लिए बहुत सारे पैसे जुटाने की क्षमता की कमी से रोका जा रहा था।

1985 में, मॉरिस चांग सेवानिवृत्त होने वाले थे, लेकिन उन्होंने औद्योगिक प्रौद्योगिकी अनुसंधान संस्थान में काम करने के लिए ताइवान सरकार की पेशकश को स्वीकार कर लिया, एक शोध संस्थान जो ताइवान में एक औद्योगिक क्रांति लाने और विकसित अर्थव्यवस्था और विकसित देशों के बीच अंतर को बंद करने में मदद करने वाला था। 1987 में, ITRI में अपने काम के समानांतर, चांग ने TSMC बनाई, जो दुनिया की सबसे बड़ी एकीकृत सर्किट निर्माता कंपनी बन गई। टीएसएमसी व्यवसाय मॉडल मूल रूप से इस तथ्य पर आधारित था कि कंपनी कुछ भी विकसित नहीं करती है, लेकिन केवल अन्य लोगों के विकास का उत्पादन करती है, और यह माइक्रोबिच्युट्स के विकास और उत्पादन के लिए एक आधुनिक पारिस्थितिकी तंत्र बनाने में पहला कदम था, जिसे फैबरी मॉडल के रूप में जाना जाता है।
गेय विषयांतर का अंत

फैबलेस क्या है?

फैबलेस माइक्रोक्रिस्केट्स के विकास और उत्पादन के लिए एक मॉडल है जिसमें डेवलपर कंपनी का अपना उत्पादन नहीं है और तीसरे पक्ष के कारखाने की सेवाओं का उपयोग करता है जो अन्य डेवलपर्स के साथ भी सहयोग करता है (और कभी-कभी इसके अपने उत्पाद भी होते हैं)।

तीसरे पक्ष के कारखानों की उपस्थिति माइक्रोइलेक्ट्रॉनिक बाजार में प्रवेश करने के लिए दहलीज को कम कर सकती है (जो कि मॉरिस चांग ने एक समय में सपना देखा था), उत्पादन के लिए उपकरण खरीदने और बनाए रखने की आवश्यकता के अभाव के कारण, सैकड़ों से लाखों डॉलर तक। यह आपको जटिल कार्यात्मक ब्लॉकों के आपूर्तिकर्ताओं के लिए एक बाजार के गठन के कारण इस सीमा को और भी कम करने की अनुमति देता है (वे भी सिलिकॉन आईपी हैं)। यदि आप अपने कारखाने में चिप्स का उत्पादन करते हैं, तो आप केवल अपनी खुद की ताकत पर भरोसा कर सकते हैं और इसमें एक टीम होनी चाहिए जो सभी आवश्यक ब्लॉक बना सकती है। यदि कारखाना न केवल आपके द्वारा उपयोग किया जाता है, बल्कि अन्य कंपनियों द्वारा भी इस्तेमाल किया जाता है, तो किसी ने आपके सामने पहले से ही अधिकांश विशिष्ट कार्यों को हल कर लिया है, और आप किसी और के काम के परिणामों का उपयोग कर सकते हैं - या किसी और के लिए अपने स्वयं के समाधान को फिर से बेचना कर सकते हैं, पहले कीमत और शर्तों पर सहमत हुए ताकि हारे हुए में कोई नहीं रहा। बेशक, आप अपने प्रतिद्वंद्वियों को प्रत्यक्ष जानने की बिक्री करने की संभावना नहीं रखते हैं, लेकिन ऐसी बहुत सी स्थितियां हैं, जहां आप ब्याज के संघर्ष में शामिल हुए बिना कमा सकते हैं। यह आईपी-ब्लॉक बाजार में उभरी विशिष्ट समस्याओं को सुलझाने के परिणामों को फिर से उपयोग करने की संभावना और इच्छा से बाहर था, जिसका आकार 2017 तक चार बिलियन डॉलर के करीब था और तेजी से बढ़ रहा है।

यह कैसे लाभदायक है?

क्रेता आईपी - मुख्य रूप से बचत। विभिन्न अनुमानों के अनुसार, आईपी-ब्लॉक की खरीद आमतौर पर आत्म-विकास की तुलना में दो से पांच गुना सस्ती है। इसके अलावा, खरीदारी आमतौर पर आपको विकास के समय को कम करने की अनुमति देती है, क्योंकि आपको स्वतंत्र रूप से परीक्षण चिप्स का उत्पादन करने और त्रुटियों को ठीक करने की आवश्यकता नहीं है।

आईपी ​​डेवलपर के लिए - एक आला समाधान पर काम करने वाले व्यवसाय का निर्माण करने और व्यापार करने की लागत को काफी कम करने का अवसर। माइक्रोकिरिट की लागत का एक महत्वपूर्ण हिस्सा विपणन, पैकेजिंग, परीक्षण, तकनीकी सहायता, एप्लिकेशन सॉफ़्टवेयर और अंत में बड़े पैमाने पर उत्पादन के लिए फोटो टेम्पलेट आदि की लागत है। आदि यदि आप तैयार उत्पादों का उत्पादन नहीं करते हैं, लेकिन केवल ब्लॉक बेचते हैं, तो आपके पास ये सभी खर्च नहीं हैं।

फैक्टरी - अधिक ग्राहकों को आकर्षित करने का अवसर। बड़े कारखाने अपने चारों ओर आईपी ब्लॉक आपूर्तिकर्ताओं का एक पारिस्थितिकी तंत्र बनाने का प्रयास कर रहे हैं, क्योंकि उनके उपयोग से डिजाइन में काफी तेजी आ सकती है और, जितना जरूरी हो, उतना ही इसे स्वचालित करें। तैयार किए गए घटकों का एक समृद्ध पोर्टफोलियो अंतिम उत्पाद के डिजाइन में एक बड़ी मदद है, क्योंकि यह आपको केवल वही करने की अनुमति देता है जो आपके बारे में जानता है और सामान्य रूप से सब कुछ विकसित करने पर कीमती संसाधन खर्च नहीं करता है - विशेष रूप से ऐसी स्थिति में जहां पहले से ही लोगों द्वारा विकसित एक तैयार-निर्मित समाधान है। जो आपके विकास में अधिक समय और अनुभव का निवेश कर सकता है, जो आप खर्च कर सकते हैं। तदनुसार, आपकी परियोजना के उत्पादन के लिए किसी विशेष कारखाने को चुनने के लिए तैयार आईपी का एक विस्तृत चयन एक गंभीर कारक हो सकता है।

यह कैसे काम करता है?

चलो एक चिप पर एक गोलाकार कस्टम प्रणाली के उदाहरण का उपयोग करके कोर के लाइसेंसिंग को देखें। प्रणाली में एक प्रोसेसर कोर, कोर और बाह्य उपकरणों के संयोजन के लिए बसें, कैश मेमोरी की एक निश्चित मात्रा, बाहरी दुनिया (जैसे CAN और I2C), PLL, DAC और ADC के साथ संचार करने के लिए इंटरफेस होगा। प्रयोग की शुद्धता के लिए, मान लें कि सब कुछ स्वतंत्र विकास के बिना, बिल्कुल खरीदा जाएगा। "मूर्खतापूर्ण धारणा," आप कहते हैं, और आप बिल्कुल सही नहीं होंगे। वास्तव में, निश्चित रूप से, ऐसी परिस्थितियां अत्यंत दुर्लभ हैं, लेकिन यह कल्पना करना अभी भी काफी संभव है कि उत्पाद की हत्यारा सुविधा अपने आप में कुछ ब्लॉक नहीं होगी, लेकिन मौजूदा ब्लॉकों का एक विशिष्ट संयोजन। उदाहरण के लिए, आप एक खंड के पहले खरीदार हैं (इसलिए, प्रतियोगियों के पास पहले से ही नहीं है) या आप इसके लिए एक खंड में उपयोग के लिए मौजूदा ब्लॉक के साथ आए थे (इसलिए, इस खंड में प्रतियोगियों के पास कुछ भी समान नहीं है)।

तो, चलिए शुरू करते हैं ...

... नहीं, प्रोसेसर कोर से नहीं, बल्कि एनालॉग बाइंडिंग से। उदाहरण के लिए, एनालॉग-टू-डिजिटल कनवर्टर (एडीसी) - अधिकांश माइक्रोकंट्रोलर की एक विशिष्ट इकाई और किसी भी अन्य सिस्टम को लें जो बाहरी दुनिया के डेटा से निपटते हैं।

एडीसी एक एनालॉग ब्लॉक है, जिसका अर्थ है कि इसके पैरामीटर गंभीरता से न केवल इसकी सर्किट्री पर निर्भर करते हैं, बल्कि यह भी कि यह सर्किटरी एक चिप पर कैसे लागू होती है। यदि हम तैयार फ़ाइल को एक तकनीकी प्रक्रिया से टोपोलॉजी के साथ लेते हैं और इसे उसी डिजाइन मानकों के साथ किसी अन्य कारखाने में उत्पादित करते हैं, तो हम पूरी तरह से अलग पैरामीटर (अन्य डिजाइन मानकों को हस्तांतरण का उल्लेख नहीं करने के लिए) प्राप्त कर सकते हैं। हालाँकि, "दूसरी आपूर्तिकर्ताओं" की संस्कृति, जिसे सदी के मध्य से जाना जाता है, अभी भी मौजूद है; उदाहरण के लिए, टॉवरजैज फैक्ट्री कुछ टीएसएमसी विनिर्माण प्रक्रियाओं की प्रतियां प्रदान करती है।

एडीसी हार्ड आईपी ब्लॉक का एक शानदार उदाहरण है जो एक विशिष्ट प्रक्रिया से जुड़ा हुआ है। ऐसी इकाई को खरीदने के लिए, आपको यह अवश्य पता होना चाहिए कि आपके अंतिम उत्पाद का निर्माण किस तकनीक पर किया जाएगा, और, जैसा कि ऊपर बताया गया है, कारखाने के लिए आवश्यक हार्ड आईपी की उपलब्धता एक गंभीर प्रतिस्पर्धी लाभ हो सकती है।

हार्ड आईपी कैसे दिया जाता है? यह एक दिलचस्प सवाल है, और इसका जवाब देने के लिए यह चर्चा करना आवश्यक है कि इस तरह के ब्लॉक को किस रूप में विकसित किया जा रहा है। अधिकांश एनालॉग ब्लॉकों के मामले में, सर्किटरी का विकास व्यक्तिगत ट्रांजिस्टर के स्तर पर किया जाता है, अर्थात्, आउटपुट फाइलें इलेक्ट्रिक सर्किट फ़ाइल और टोपोलॉजी के साथ फाइल होगी। इसके अलावा, योजना और टोपोलॉजी दोनों की विशेषताओं में गंभीर व्यावसायिक मूल्य हो सकते हैं, जो निश्चित रूप से, मैं पक्ष को नहीं देना चाहता हूं। और क्लाइंट के लिए टोपोलॉजी द्वारा स्कीम को रिवर्स करने में सक्षम नहीं होने के लिए, टोपोलॉजी आमतौर पर भी प्रेषित नहीं होती है, इसलिए, सामान्य स्थिति में, वितरित फाइलें इस तरह दिखती हैं:

1. एक विद्युत सर्किट के बजाय, क्लाइंट को एक उच्च-स्तरीय व्यवहार मॉडल प्राप्त होता है जो कार्यान्वयन सुविधाओं का खुलासा नहीं करता है। इस तरह के मॉडल को वेरिलोग-ए में लिखा जा सकता है। एक विकल्प यह है कि कुछ CAD सिस्टम (उदाहरण के लिए, Cadence Virtuoso) इलेक्ट्रिकल सर्किट के एन्क्रिप्शन का समर्थन करते हैं, अर्थात, क्लाइंट आपके सर्किट (या वेरिलॉग-ए फ़ाइल) का उपयोग करने में सक्षम होगा, लेकिन सामग्री को खोलने और देखने में सक्षम नहीं होगा।
2. टोपोलॉजी के आयामी लेआउट, बाहरी निष्कर्षों के साथ और कितने धातुरूप स्तर एक ब्लॉक में रहते हैं, इसका वर्णन।
3. मुख्य मापदंडों के सत्यापन के लिए पर्यावरण परीक्षण।
4. प्रलेखन।

इस मामले में, ज़ाहिर है, तीसरे पक्ष की भागीदारी आवश्यक है, जिससे आप प्रतियोगिता और रिवर्स इंजीनियरिंग के डर के बिना टोपोलॉजी को स्थानांतरित कर सकते हैं। यह तीसरा पक्ष कारखाना है, और ग्राहकों और ठेकेदारों के बीच इसकी मध्यस्थ भूमिका, फैबलेस चिप डेवलपमेंट इकोसिस्टम का एक महत्वपूर्ण हिस्सा है। बेशक, कारखाने में एक क्रिस्टल स्पष्ट प्रतिष्ठा होनी चाहिए (यह बुकमार्क के बारे में है) और, आदर्श रूप से, इसे अपने दम पर कुछ भी समान उत्पादन नहीं करना चाहिए, क्योंकि प्रतिस्पर्धी कंपनी के कारखाने में काम करना किसी भी मामले में संदिग्ध खुशी है। सैमसंग अपने और एप्पल के लिए एक ही समय में प्रोसेसर का उत्पादन करने में सफल होता है, लेकिन अन्य बड़े कारखाने आमतौर पर या तो अपने स्वयं के उत्पादन (जैसे इंटेल) पर ध्यान केंद्रित करते हैं, या पूरी तरह से आत्म-विकास (जैसे टीएसएमसी) को छोड़ देते हैं। वैसे, हितों के इस टकराव से छुटकारा पाने की इच्छा, एएमडी से Globalfoundries (कारखाना बाजार में दूसरा सबसे बड़ा खिलाड़ी) आवंटित करने के लिए ड्राइवरों में से एक थी।

गीतात्मक विषयांतर
वैसे, रूस में, रूस में शुद्ध-खेल कारखाने नहीं हैं। इसके अलावा, पूरी तरह से सभी बाजार के खिलाड़ियों के लिए, अपने स्वयं के उत्पादों का उत्पादन एक प्राथमिकता है, और पूरी तरह से घरेलू डेवलपर्स द्वारा उत्पादित सभी पूरी तरह से घरेलू चिप्स उनके संभावित प्रतियोगियों की सुविधाओं पर निर्मित होते हैं - या विदेशों में शुद्ध-प्ले कारखानों में।
गेय विषयांतर का अंत

इसके अलावा, आपूर्तिकर्ता-फैक्ट्री इंटरैक्शन का एक और महत्वपूर्ण विवरण है: फ़ैक्टरी आपके अपने डेटाबेस में आपके आईपी ब्लॉक में प्रवेश करती है और आपकी टोपोलॉजी की उपस्थिति के लिए आने वाली सभी परियोजनाओं की जांच करती है (जो कि कोई व्यक्ति आपसे और साथ ही अवैध रूप से प्राप्त कर सकता है), और उत्पादन के लिए अनुरोध करने वाले व्यक्ति के पास लाइसेंस है (चूंकि कई सस्ते लाइसेंस केवल एक परियोजना में यूनिट के उपयोग का मतलब है)। कारखाने द्वारा एक चेक की उपस्थिति हार्ड आईपी डेवलपर को किसी भी सुविधाजनक लाइसेंसिंग विकल्प का चयन करने की अनुमति देती है - परियोजनाओं की संख्या, बेची गई चिप्स की संख्या, उत्पादन में चिप्स लॉन्च करने का समय आदि। आदि लेकिन अगले भाग में लाइसेंस के प्रकारों के बारे में अधिक।

चिप पर एक विशिष्ट प्रणाली में हार्ड आईपी की तरह, आपको एडीसी, पीएलएल, आई / ओ इंटरफेस की भौतिक परतों की आवश्यकता होगी।



एनालॉग हार्ड आईपी ब्लॉक की टोपोलॉजी के साथ सीएडी विंडो ताल पुण्यसो लेआउट सुइट (यह पीएलएल है, अगर किसी को दिलचस्पी है)। व्यक्तिगत सबयूनिट्स के बीच की सीमाएं (जो आमतौर पर विभिन्न लोगों द्वारा बनाई जाती हैं) और, उदाहरण के लिए, एकीकृत सर्किट के लिए बहुत दुर्लभ एक तत्व - निचले दाएं कोने में प्रारंभ करनेवाला, स्पष्ट रूप से दिखाई देता है। और सबसे ऊपर बाईं ओर एक डिजिटल ब्लॉक (संभवत: नियंत्रण) है और बाकी हिस्सों में इसका मल्टी-बिट इंटरफेस है।



यह समान है, लेकिन पहले से ही तैयार चिप के रूप में (उदाहरण के लिए, परीक्षण के लिए)। मैं / ओ पैड और उन्हें जमीन और आपूर्ति से जोड़ने वाले छल्ले स्पष्ट रूप से दिखाई देते हैं।

"हार्ड आईपी" शब्द का प्रयोग एफपीजीए के लिए आईपी ब्लॉक के संबंध में भी किया जाता है। इस मामले में, यह समझा जाता है कि ब्लॉक कोड को एक विशेष FPGA मॉडल में उपयोग के लिए अनुकूलित किया गया है और इसमें प्लेसमेंट के लिए संश्लेषित किया गया है।

नरम आईपी

अगला ब्लॉक जिस पर हम विचार करेंगे, वह प्रोसेसर कोर है। वास्तव में, लगभग कोई भी डिजिटल सर्किट अपनी जगह पर हो सकता है, उदाहरण के लिए, रीड-सोलोमन कोड के साथ एक सिग्नल कोडिंग इकाई, लेकिन प्रोसेसर कोर सबसे अधिक व्यापक रूप से सुना जाता है और वे पूरे बाजार का एक अच्छा हिस्सा बनाते हैं (जटिलता और उच्च लागत के कारण)।

डिजिटल सर्किट और एनालॉग लोगों के विकास के बीच मुख्य अंतर यह है कि डिजिटल सर्किट आमतौर पर विशेष उच्च-स्तरीय भाषाओं में लिखा जाता है - वेरिलॉग या वीएचडीएल, और फिर एक विशेष सीएडी सिस्टम इस कोड से विद्युत सर्किट और टोपोलॉजी को संश्लेषित करता है। इसलिए, जब तक संश्लेषण के समय तक, कोड एक विशिष्ट तकनीक से बंधा नहीं होता है, और एक ही ब्लॉक को विभिन्न कारखानों (या FPGA में सिलना) या एक ही तकनीक के विभिन्न संस्करणों में उत्पादित किया जा सकता है (उदाहरण के लिए, उच्च गति या कम बिजली की खपत के लिए अनुकूलित) । यह, वास्तव में, विकास कंपनियों द्वारा उपयोग किया जाता है, जैसे कि, उदाहरण के लिए, एआरएम। ऐसे डिजिटल ब्लॉक जिन्हें किसी विशिष्ट तकनीक से नहीं जोड़ा जाता है, उन्हें सॉफ्ट आईपी कहा जाता है।

यहाँ एक योजक बिट की योजना है:



और यहाँ एक आठ-बिट योजक वास्तव में एक चिप डिजाइन की तरह दिखता है:

module adder(
input wire [7:0]a,
input wire [7:0]b,
output wire [7:0]out,
output wire carry
);
assign {carry, out} = a + b;
endmodule

, , , . , IP- .

Soft IP? :

• Clean, readable, synthesizable Verilog HDL, VHDL
• Cadence Encounter RTL Compiler synthesis scripts
• Documentation – integration and user guide, release notes
• Sample verification testbench

Encrypted source along with a complete certification data package (CDP) including all artifacts required for chip-level compliance.

, — , ( IP ). , . , - -, , .

, LEON3:

1. , Cobham Gaisler, LEON3 GPL
2. LEON3FT ( ): The LEON3FT core is distributed together with a special FT version of the GRLIP IP library, distributed as encrypted RTL.
3. ( ) , LEON2FT, .

, , Verilog-, . Verilog- , , , , . digital watermarks, , IP.

, “Clean, readable, synthesizable” , , IP . , , , ( , hardware trojans) , , , .

, : soft IP , , ? , Soft IP, , .. .… :

ARM, , , , , ( ), IP , - , , . . (, , , ). Apple Imagination Technology in-house , Apple , Imagination ( ).

, — ( IP ) ( ).

soft IP FPGA, , . , Xilinx IP, ( ) , , ( , ).


, , .

— IP- . , -, . , IP, , IP , , IP ( , ); , - .

— . , ( IP).

— . , , , . — . , , .

— , , (, ARM Cortex). — , .

— . (, , ) , — ( , , ). ? , ( - , , ) . , , , , , — .

? : , , , . , Apple, ARM - , , (, ARM ) — .

: , , , , , , ( — ). , , . , , Apple, , , ! ARM, , Apple . , ARM . , , Apple — PowerPC, , PowerPC x86, Apple Intel.


Soft IP , - , IP . :

1. , “ — ”, .
2. - IP ( ), IP, IP ( IP hardening) . ? , , , .

soft IP ( ), , , .. ..

Configurable IP

IP, hard soft — , . - , - . ? , IP-? ?

( , FPGA) , , , . , , IP- Hard IP, Soft IP ( , ).



— -.

Foundation IP

«-hard» IP- — foundation IP, . — , . , , , , , . , , ( ) , (, ) . «generic» , , , , , .

Foundation IP -, , , .



BarsMonster .

Verification IP

, , — , . , , , . , , . , - . “”. .

, — Verification IP. — , , ( ). Synopsys , , Synopsys — IP-. IP Design&Reuse Synopsys 828 Silicon IP ( ARC — ARM) 116 Verification IP .

verification IP CAN, ( APB AHB ARM) - . , , , .

?

, , , , ? .

:

• , ( verification IP ).
• — .
• ( , ).
• Soft IP , .
• , , .
• , , .
• , .
• , ( ).

, , ( ). , - , « - BGA 400-700 ». , Hard IP- 400-700 , , , 4-8 (, Soft IP). — ? , . , «-» .



— Synopsys IC Compiler , .

, — , , , , , , .

, , fabless- IP- , , , . , , ( “”) , , : , , , , , , - . , , — .

: Open Source?
/ Open Source . , - ( ) , - . , , - . , , .

— Opencores.org
, — OpenRISC, ( FPGA), ASIC ( Samsung). Opencores, , - , ( ARM), FPGA. FPGA Proven, — ASIC Proven.

— RISC-V. ( OpenPOWER OpenSPARC) , - , , ( ).
RISC-V — , MIPS, , , , ( , MIPS). RISC-V Foundation Google, Samsung, NXP, NVIDIA . , , , , OpenPOWER, , , ARM , ARM, , , ( Intel). - . RISC-V ( RISC-V), - , . , , RISC-V — Falcon NVIDIA.

: ?
OpenCores, IP- ( ) . :

TSMC IP Alliance
, IP .

Design&Reuse
, IP-, ( ).

ChipEstimate
, D&R, .

— ?
, , , - .

— “” (), “” ( ), “” “” (211), “Neuromatrix” ( “”), RISC-V (Syntacore), ARM, MIPS, SPARC, MCS96, MCS51, C166, AVR, MSP430.

, “ ” ( ):

IP-:
: ARM Cortex-M4F, ARM Cortex-M0, ARM946E-S c AMBA, ARM VFP9-S, SPARC v.8 c AMBA. 8- RISC .

IP- (PLL) TSMC, KeyASIC AnalogBits, Sidense Memory, - (eFuse) TSMC, IP- , ROM RAM ..

“ ” , IP- - (-, IP-).

IP? IP- ( “ ”, “”, 211), . Design&Reuse ChipEstimate “ ” ( ) NTLab. , .