SamsPcbGuide भाग 6: ट्रेसिंग सिग्नल लाइनें। नुकसान और क्रॉसस्टॉक मॉडल

मुझे वास्तव में मूड के साथ "रूस - सेमीफाइनल में" प्रकाशित होने की उम्मीद थी, लेकिन थोड़ा सा पर्याप्त नहीं था। हालांकि मेरे लिए हमेशा चरित्र परिणाम से अधिक था, और मैंने जो चरित्र देखा। धन्यवाद दोस्तों। हम जो कर सकते हैं उसमें सुधार करते रहें। वे फुटबॉल में हैं, हम मुद्रित सर्किट बोर्डों के डिजाइन में हैं। चलिए, छठा भाग। यह सिग्नल एज अवधि पर लाइन लॉस के प्रभाव की जांच करता है, क्रॉस्चॉक का एक मॉडल प्रदान करता है, और उन्हें कम करने के लिए सिफारिशें प्रदान करता है।

पिछले लेख में, यह दिखाया गया था कि लाइन असंगतता प्रतिबिंब और संकेत विरूपण की ओर ले जाती है। सभी मिलान विधियों में यह सुनिश्चित करना शामिल है कि लोड और / या स्रोत के अवरोध सिग्नल लाइन के तरंग प्रतिबाधा के बराबर हैं। इससे यह निम्नानुसार है कि यदि लोड प्रतिबाधा अस्थिर है और कुछ पैरामीटर पर निर्भर करता है, तो सटीक मिलान सुनिश्चित करना असंभव है। उदाहरण के लिए, तर्क तत्वों के इनपुट कैस्केड को हमेशा एक समतुल्य इनपुट समाई (आमतौर पर पिकोफैराड की इकाइयां) द्वारा विशेषता दी जाती है। संक्रमण के दौरान इनपुट कैपेसिटर V पर वोल्टेज, और इसलिए इसका प्रतिबाधा

समय पर निर्भर हैं। इस मामले में उत्पन्न होने वाले प्रतिबिंब सामने की अवधि के धीमे समय ar ∙ 2.2 by Z ₀ C (RC सर्किट के साथ सादृश्य द्वारा) में व्यक्त किए जाते हैं। यदि स्रोत फ्रंट टी _आर की अवधि duration की तुलना में छोटी है, तो यह संधारित्र को चार्ज करने की प्रक्रिया है जो लाइन के दूर अंत में सामने की अवधि निर्धारित करेगी।

एक वास्तविक सिग्नल लाइन में, सिग्नल फ्रंट न केवल उस पर कैपेसिटिव लोड में वृद्धि के साथ धीमा हो जाता है, बल्कि ओमिक नुकसान के कारण होने वाले नुकसान और ढांकता हुआ में रिसाव के कारण भी होता है। अंजीर में। 1 एक हानिरहित लाइन मॉडल दिखाता है जहां श्रृंखला प्रतिरोध

मॉडल ओमिक नुकसान (त्वचा प्रभाव सहित), और प्रतिरोध

ढांकता हुआ (यहाँ टीजी (δ) नुकसान स्पर्शरेखा, ढांकता हुआ सामग्री की विशेषता है)। बढ़ती आवृत्ति के साथ घाटे में वृद्धि इस तथ्य की ओर ले जाती है कि सिग्नल के उच्च-आवृत्ति घटकों को अधिक महत्वपूर्ण रूप से देखा जाता है, जो सिग्नल के मोर्चे की मंदी की ओर जाता है। एरिक बोगैटिन [1] में लंबाई एल के नुकसान के साथ एक सिग्नल लाइन के आउटपुट पर सामने की अवधि और पारगम्यता के साथ ढांकता हुआ ε और नुकसान स्पर्शरेखा टैन (δ) के लिए एक सूत्र देता है:





इसके अलावा, ∙t _R = t _R ^OUT- _{R R से} <0.1 the t _R ^{IN की स्थिति में,} हम सिग्नल लाइन में नुकसान से जुड़े प्रभावों को ध्यान में रखने की आवश्यकता के लिए एक अनुमानित मानदंड प्राप्त कर सकते हैं।

F.1।

एक सिग्नल लाइन के लिए जिसकी लंबाई L मानदंड L [cm] से मेल खाती है <5 / (tg⁡ (δ) length ∙) _R t _R [ns], सिग्नल एज अवधि पर होने वाले नुकसान के प्रभाव को अनदेखा किया जा सकता है। इन्सुलेटर FR4 के लिए, यह स्थिति L [cm] <125 [t _R [ns] का रूप लेती है।

जैसा कि इस सिफारिश से देखा जा सकता है, अधिकांश अनुप्रयोगों में जब मुद्रित सर्किट बोर्ड विकसित होते हैं, तो आप दोषरहित सिग्नल लाइन मॉडल का उपयोग कर सकते हैं, जहां R _LEAK = this और R _SER = 0।

नुकसान का एक अन्य स्रोत आसन्न कंडक्टर (संलग्न। युग्मन) के साथ क्रॉस-कपलिंग है, जो सक्रिय रेखा में संकेत की विकृति की ओर जाता है (निकट क्षेत्र में नुकसान के कारण) और निष्क्रिय रेखा में प्रेरित क्रॉस्टल (संलग्न। क्रॉसिकल) के लिए। प्रभाव दो भौतिक सिद्धांतों के कारण उत्पन्न होता है - विद्युत (कैपेसिटिव) युग्मन और चुंबकीय (आगमनात्मक) युग्मन। अंजीर में। चित्रा 2 पार-युग्मन के निर्धारण मापदंडों को दर्शाता है - पारस्परिक प्रेरण एल _एम और पारस्परिक समाई सी _एम , जो मुख्य रूप से सामग्री की ज्यामिति और मापदंडों पर निर्भर करते हैं।



अंजीर में दिखाया गया। 3 गणना और सिमुलेशन के लिए एक समान क्रॉस-टॉक सर्किटरी का उपयोग किया जा सकता है। इस तरह के लगातार लिंक की संख्या एन अधिक होनी चाहिए, इलेक्ट्रिक लाइन की लंबाई टीडी और बीडब्ल्यू मॉडल के आवश्यक वर्णक्रमीय बैंड:

लिंक के कैपेसिटेंस C _L और इंडक्शन L _L को सूत्रों द्वारा गणना की जा सकती है:





समकक्ष क्रॉस-कपलिंग योजना के मॉडलिंग में मुख्य कठिनाई एक लिंक प्रति एल _एम और सी _एम के मूल्यों की गणना करना है। कुछ मामलों के लिए, अनुमानित विश्लेषणात्मक संबंध हैं [2], सामान्य मामले में, संख्यात्मक तरीकों पर आधारित विशेष सॉफ़्टवेयर उपकरण का उपयोग इस समस्या को हल करने के लिए किया जाता है।

P.2।

कंडक्टरों के बीच बढ़ती दूरी और कंडक्टर और संदर्भ परत के बीच की दूरी कम होने के साथ आपसी अधिष्ठापन और आपसी समाई कम हो जाती है। इसके अलावा, संदर्भ परत में कटआउट की उपस्थिति से पारस्परिक प्रेरण में उल्लेखनीय वृद्धि होती है।

विद्युत और चुंबकीय युग्मन से ऊर्जा की हानि और सक्रिय रेखा में सिग्नल की विकृति और निष्क्रिय रेखा में सिग्नल की उपस्थिति होती है। कैपेसिटिव I _C और आगमनात्मक I _M युग्मन धाराएं (चित्र 4) स्रोत (निकट-अंत) के प्रति यूनिडायरेक्शनल हैं और विरोध में लोड (दूर-छोर) के लिए निर्देशित हैं:



समतुल्य सर्किट विद्युत रूप से छोटा है (एक समय की देरी के लिए जिसमें टीडी <1/5 _of t _R निष्क्रिय रेखा का प्रदर्शन किया जाता है, चित्र 5 देखें, जहां विद्युत ऊर्जा के स्रोत सूत्रों द्वारा निर्धारित किए जाते हैं:




सर्किट को सरलीकृत किया गया है और यह केवल क्रॉस्टल के आयाम का अनुमान लगाने के लिए लागू है। हालाँकि, इस योजना के लिए, विश्लेषणात्मक संबंध निकाले गए हैं जो मुख्य निर्भरता दिखाते हैं, जो अधिक जटिल मामलों के लिए भी सही हैं:

R.3।

क्रॉसस्टॉक रिडक्शन मेथड्स:

• सक्रिय लाइन (इंजी। एग्रेसर, सक्रिय लाइन) में सिग्नल मोर्चों की अवधि बढ़ाना।
• लाइनों के एक समानांतर खंड में कमी।
• कंडक्टरों के बीच बढ़ती दूरी। मुद्रित पटरियों के किनारों के बीच न्यूनतम दूरी के लिए सिफारिशें हैं ~ 6 s h या s ~ 3, w, जहां h समर्थन परत की दूरी है, w ट्रैक की चौड़ाई है।
• कंडक्टर और संदर्भ परत के बीच की दूरी को कम करना।
• सक्रिय और निष्क्रिय (अंग्रेजी शिकार, शांत रेखा) लाइनों के सिरों पर प्रतिरोधों का चयन।
• परिरक्षण कंडक्टरों (इंग्लिश गार्ड ट्रेस) का उपयोग छोरों पर सपोर्ट लेयर के लिए छोटा होता है, और यदि संभव हो तो, लंबाई के साथ (लंबाई तीन _आर के क्रम में t _R ) v)।
• एम्बेडेड माइक्रोस्ट्रिप (अंग्रेजी एम्बेडेड माइक्रोस्ट्रिप) या स्ट्रिप लाइनों का उपयोग, जिसके लिए, ढांकता हुआ की समरूपता के कारण, वी _FE । 0।

अंजीर में। चित्रा 6 दो मामलों में एक प्रयोगात्मक बोर्ड पर दो 50-ओम माइक्रोस्ट्रिप लाइनों के बीच क्रॉसस्टॉक को मापने के तरंगों को दिखाता है: डब्ल्यू ~ 2.5 मिमी, एस ~ 0.6 मिमी, एच = 1.39 मिमी और डब्ल्यू ~ 0.6 मिमी, ~ 1.9 मिमी, एच = 0.3 मिमी। पटरियों के समानांतर खंडों की लंबाई लगभग 30 सेमी है। यह इस तथ्य पर ध्यान देने योग्य है कि सक्रिय लाइन पर सिग्नल किनारों की अवधि उच्च गति वाले डिजिटल मुद्रित सर्किट बोर्डों के लिए विशिष्ट मूल्यों से अधिक है। अंजीर में हस्तक्षेप की मात्रा। 5 को विशेषता के रूप में नहीं माना जाना चाहिए, ये तरंग मुख्य रूप से सिग्नल फ्रंट की अवधि के हस्तक्षेप की मात्रा पर प्रभाव का एक दृश्य प्रतिनिधित्व करते हैं, कंडक्टर और संदर्भ परत की निकटता के बीच की दूरी।


सरलता के लिए, उपरोक्त सिद्धांत को दो कंडक्टरों का एक उदाहरण माना जाता है। हालांकि, यह समझना महत्वपूर्ण है कि डिजिटल मुद्रित सर्किट बोर्डों के लिए एक विशिष्ट स्थिति तब होती है जब कई सिग्नल लाइनें सिंक्रोनाइज़्ड रूप से अपने राज्य को बदल देती हैं। चूंकि कई सक्रिय लाइनों से क्रॉसस्टॉक को जोड़ा जाता है, इस मामले में व्यवधान की मात्रा महत्वपूर्ण हो सकती है, जिससे सिस्टम का गलत कार्य हो सकता है। इस मामले में, संख्यात्मक सिमुलेशन के लिए विशेष सॉफ़्टवेयर का उपयोग किया जाता है, लेकिन क्रॉसस्टॉक की मात्रा को कम करने के लिए मूल सिद्धांत उपरोक्त अनुशंसा के समान हैं।

साहित्य।

[१] बोगैटिन ई। "सिग्नल एंड पॉवर इंटीग्रिटी - सरलीकृत", दूसरा संस्करण।, पीयरसन, २०१०
[२] म्यूचुअल इंडक्शन और कैपेसिटेंस एल्गोरिथ्म, रेव। 01.8.2
[३] एडम ट्रेक बी। "पीसीबी ट्रैक्स के बीच ईएमसी क्रॉसस्टॉक", वेस्ट मिशिगन ईएमसी चैप्टर मीटिंग, २०१३

यह लेख सबसे पहले जर्नल एलायंस एंड टेक्नोलॉजीज 2018, नंबर 4 में प्रकाशित हुआ था। पत्रिका के संपादकों के साथ हैबर के प्रकाशन पर सहमति बनी है।