рд╕реЛрдирд╛ рд░реВрд╕ рдЧрдпрд╛, рд░рдЬрдд рд░реВрд╕ рдФрд░ рдЗрдЯрд▓реА рдХреЗ рдмреАрдЪ рдмрдВрдЯрд╛, рдХрд╛рдВрд╕реНрдп рдпреВрдХреНрд░реЗрди рдЧрдпрд╛ред рдпреЗ Intel рдХреЗ рддрддреНрд╡рд╛рд╡рдзрд╛рди рдореЗрдВ рдкреНрд░рддрд┐рд╖реНрдард┐рдд InnovateFPGA рдкреНрд░рддрд┐рдпреЛрдЧрд┐рддрд╛ рдХреЗ рдпреВрд░реЛрдкреАрдп рдлрд╛рдЗрдирд▓ рдХреЗ рдкрд░рд┐рдгрд╛рдо рд╣реИрдВред рд╡рд┐рдЬреЗрддрд╛ рдХреИрд▓рд┐рдлреЛрд░реНрдирд┐рдпрд╛ рдЬрд╛рдПрдВрдЧреЗ, рдЬрд╣рд╛рдВ рд╡реЗ рдЕрдореЗрд░рд┐рдХрд╛ рдФрд░ рдПрд╢рд┐рдпрд╛ рдХреЗ рдлрд╛рдЗрдирд▓рд┐рд╕реНрдЯреЛрдВ рдХреЗ рд╕рд╛рде рдореБрд▓рд╛рдХрд╛рдд рдХрд░реЗрдВрдЧреЗред рдореБрдЭреЗ рдЙрдореНрдореАрдж рд╣реИ, рдЕрдм рдпрд╣ рд╣реБрд░реНрд░реЗ рдкрд░ рд╡реНрдпрд╛рдЦреНрдпрд╛ рдХрд░рдиреЗ рдХреЗ рд▓рд┐рдП рдЖрд╡рд╢реНрдпрдХ рдирд╣реАрдВ рд╣реЛрдЧрд╛, рдХрд┐ рд╡реЗрд░рд┐рд▓реЙрдЧ рдФрд░ рдПрдлрдкреАрдЬреАрдП / рдПрдлрдкреАрдЬреАрдП рд░рдгрдиреАрддрд┐рдХ рд░реВрдк рд╕реЗ рдорд╣рддреНрд╡рдкреВрд░реНрдг рдХреНрдпреЛрдВ рд╣реИрдВ, рдЗрд╕ рддрдереНрдп рдХреЗ рдмрд╛рд╡рдЬреВрдж рдХрд┐ "рдЬрд╛рд╡рд╛ рдореЗрдВ рд░рд┐рдХреНрддрд┐рдпрд╛рдВ" рдЕрдзрд┐рдХ рд╣реИрдВред
рдЬреЛ рдЫрд╛рддреНрд░ рдЕрдм FPGAs рдкрд░ рдкрд░рд┐рдпреЛрдЬрдирд╛рдПрдВ рдХрд░ рд░рд╣реЗ рд╣реИрдВ, рд╡реЗ рд╕реНрд╡-рдбреНрд░рд╛рдЗрд╡рд┐рдВрдЧ рдХрд╛рд░реЛрдВ, рддрдВрддреНрд░рд┐рдХрд╛ рдиреЗрдЯрд╡рд░реНрдХ рддреНрд╡рд░рдХ, рд╕рдВрд╡рд░реНрдзрд┐рдд рд╡рд╛рд╕реНрддрд╡рд┐рдХрддрд╛ рдФрд░ рдЕрдиреНрдп рдЕрдиреБрдкреНрд░рдпреЛрдЧреЛрдВ рдХреЗ рд▓рд┐рдП рдмрдбрд╝реЗ рдкреИрдорд╛рдиреЗ рдкрд░ рдЙрддреНрдкрд╛рджрд┐рдд рдорд╛рдЗрдХреНрд░реЛрдХреНрд░рд┐рд╕реНрдХреЗрдЯ рдмрдирд╛ рд░рд╣реЗ рд╣реЛрдВрдЧреЗ рдЬреЛ рдПрдХ рдкрд╛рд░рдВрдкрд░рд┐рдХ рдкреНрд░реЛрд╕реЗрд╕рд░ рдХреБрдЫ рд╡рд░реНрд╖реЛрдВ рдореЗрдВ рд╕рдВрднрд╛рд▓ рдирд╣реАрдВ рд╕рдХрддрд╛ рд╣реИред рдпрд╣реА рдХрд╛рд░рдг рд╣реИ рдХрд┐ рдЗрдВрдЯреЗрд▓ рдиреЗ Altera рдХреЛ рдЦрд░реАрджрдиреЗ рдФрд░ FPGA рдмрд╛рдЬрд╛рд░ рдореЗрдВ рдкреНрд░рд╡реЗрд╢ рдХрд░рдиреЗ рдХреЗ рд▓рд┐рдП $ 16.7 рдмрд┐рд▓рд┐рдпрди рдЦрд░реНрдЪ рдХрд┐рдПред рдФрд░ рджреВрд╕рд░реЗ рджрд┐рди, рдЗрдВрдЯреЗрд▓ рдиреЗ FPGA рд╕реЗ ASIC рддрдХ рдбрд┐рдЬрд╛рдЗрдиреЛрдВ рдХреЗ рд╕рд╕реНрддреЗ рд░реВрдкрд╛рдВрддрд░рдг рдХреЗ рд▓рд┐рдП eASIC рднреА рдЦрд░реАрджреЗ (eASIC рдХреЗ рдкрд╛рд╕ рдХрд╛рдлреА рдмрдбрд╝реА рд░реВрд╕реА рдЯреАрдо рд╣реИ)ред
Intel InnovateFPGA рдкреНрд░рддрд┐рдпреЛрдЧрд┐рддрд╛ рдореЗрдВ рд░реВрд╕реА рдФрд░ рдпреВрдХреНрд░реЗрдиреА рдЯреАрдореЛрдВ рдХреА рдЬреАрдд рдЦрд░реЛрдВрдЪ рд╕реЗ рдЙрддреНрдкрдиреНрди рдирд╣реАрдВ рд╣реБрдИ рдереА, рд▓реЗрдХрд┐рди LETI, ITMO, KPI рдФрд░ рдЕрдиреНрдп рд╕реНрдерд╛рдиреЛрдВ рдкрд░ рд╡рд┐рд╢рд┐рд╖реНрдЯ рд▓реЛрдЧреЛрдВ рдХреЗ рдХрд╛рдо рдХреЗ рдкрд░рд┐рдгрд╛рдорд╕реНрд╡рд░реВрдк рдЬрд┐рдирдХреЗ рдмрд╛рд░реЗ рдореЗрдВ Habr├й рдкрд░ рдкрд╣рд▓реЗ рд╕реЗ рд╣реА рд▓реЗрдЦ рдереЗред рдЕрдЧрд░ рд╣рдо рдЗрди рдЙрдкрдХреНрд░рдореЛрдВ рдХреЛ рдЬрд╛рд░реА рд░рдЦрддреЗ рд╣реИрдВ рдФрд░ рдХрд▓рд┐рдирд┐рдирдЧреНрд░рд╛рдж рд╕реЗ рдпрд╛рдХреВрддрд┐рдпрд╛, рд▓рд╡рд┐рд╡ рд╕реЗ рддреНрдмрд┐рд▓рд┐рд╕реА рдФрд░ рдЕрд╕реНрддрд╛рдирд╛ рддрдХ рд╕рднреА рддрдХрдиреАрдХреА рд╡рд┐рд╢реНрд╡рд╡рд┐рджреНрдпрд╛рд▓рдпреЛрдВ рдореЗрдВ FPGAs рдФрд░ рд╣рд╛рд░реНрдбрд╡реЗрдпрд░ рд╡рд┐рд╡рд░рдг рднрд╛рд╖рд╛рдУрдВ рдХреЗ рдЕрдзреНрдпрд╛рдкрди рдХрд╛ рд╡рд┐рд╕реНрддрд╛рд░ рдХрд░рддреЗ рд╣реИрдВ, рддреЛ рдПрдХ-рджреЛ рджрд╢рдХреЛрдВ рдореЗрдВ рдпрд╣ рд╡реИрд╢реНрд╡рд┐рдХ рдЗрд▓реЗрдХреНрдЯреНрд░реЙрдирд┐рдХ рдЙрджреНрдпреЛрдЧ рдореЗрдВ рд╢рдХреНрддрд┐ рдХреЗ рд╕рдВрддреБрд▓рди рдХреЛ рдЙрд╕реА рддрд░рд╣ рдмрджрд▓ рд╕рдХрддрд╛ рд╣реИ рдЬреИрд╕реЗ рдХреБрд░рдЪрдЯреЛрд╡ рдФрд░ рдХреЛрд░реЛрд▓реЗрд╡ рдХрд╛ рдХрд╛рдоред рд╡реИрд╢реНрд╡рд┐рдХ рдкрд░рдорд╛рдгреБ рдЙрджреНрдпреЛрдЧ рдФрд░ рдЕрдВрддрд░рд┐рдХреНрд╖ рдЕрдиреНрд╡реЗрд╖рдг рдореЗрдВ рд╢рдХреНрддрд┐ рдХреЗ рд╕рдВрддреБрд▓рди рдХреЛ рдмрджрд▓ рджрд┐рдпрд╛ред

InnovateFPGA рдпреВрд░реЛрдкреАрдп рдлрд╛рдЗрдирд▓ рдореЗрдВ рд╕реНрд╡рд░реНрдг рдкреНрд░рд╛рдкреНрдд рдХрд░рдиреЗ рд╡рд╛рд▓реА рдкрд╣рд▓реА рд░реВрд╕реА рдкрд░рд┐рдпреЛрдЬрдирд╛ рд╡реАрдбрд┐рдпреЛ рдкрд░ рдЫрд╡рд┐ рдЧреБрдгрд╡рддреНрддрд╛ рдореЗрдВ рд╕реБрдзрд╛рд░ рдХреЗ рд▓рд┐рдП FPGAs рдХрд╛ рдЙрдкрдпреЛрдЧ рдХрд░рддреА рд╣реИред рдПрдХ рд╣реА рджреГрд╢реНрдп рдХреЛ рдЕрд▓рдЧ-рдЕрд▓рдЧ рд╢рдЯрд░ рдЧрддрд┐ рдХреЗ рд╕рд╛рде рджреЛ рдХреИрдорд░реЛрдВ рдкрд░ рд╢реВрдЯ рдХрд┐рдпрд╛ рдЬрд╛рддрд╛ рд╣реИ, рдЬрд┐рд╕рдХреЗ рдмрд╛рдж рд╡рд╛рд╕реНрддрд╡рд┐рдХ рд╕рдордп рдореЗрдВ рдЙрдирдХреЗ рд╕рд╛рде рдлреНрд░реЗрдо рд╕реНрдЯреНрд░реАрдо рд╕рдВрдпреБрдХреНрдд рд╣реЛрддреЗ рд╣реИрдВред рдЗрд╕ рд╕реНрдерд┐рддрд┐ рдореЗрдВ, рдПрдХ рд╕реНрдЯреНрд░реАрдо рдХреЗ рдУрд╡рд░рдПрдХреНрд╕реНрдкреЛрдЬрд╝ рдХрд┐рдП рдЧрдП рдХреНрд╖реЗрддреНрд░реЛрдВ рдХреЛ рдЫрд╡рд┐ рджреНрд╡рд╛рд░рд╛ рджреВрд╕рд░реЗ, рд╕рд╛рдорд╛рдиреНрдп рд╕реНрдЯреНрд░реАрдо рд╕реЗ рд╕рд╛рдорд╛рдиреНрдп рдПрдХреНрд╕рдкреЛрдЬрд╝рд░ рдХреЗ рд╕рд╛рде рдореБрдЖрд╡рдЬрд╛ рджрд┐рдпрд╛ рдЬрд╛рддрд╛ рд╣реИ, рдФрд░ рджреВрд╕рд░реА рд╕реНрдЯреНрд░реАрдо рдХреЗ рдмрд╣реБрдд рдЧрд╣рд░реЗ рдХреНрд╖реЗрддреНрд░реЛрдВ рдХреЛ рдкрд╣рд▓реЗ, рдЙрдЬреНрдЬрд╡рд▓ рд╕реНрдЯреНрд░реАрдо рд╕реЗ рдЫрд╡рд┐ рджреНрд╡рд╛рд░рд╛ рдареАрдХ рдХрд┐рдпрд╛ рдЬрд╛рддрд╛ рд╣реИред рдЙрд╕реА рд╕рдордп, рдбреЗрд╡рд▓рдкрд░реНрд╕ рд▓рдВрдмрди рдХреЛ рд╕рд╣реА рдХрд░рддреЗ рд╣реИрдВ:

рдпрд╣ рдкрд░рд┐рдпреЛрдЬрдирд╛ рд╡реНрд▓рд╛рджрд┐рд╕реНрд▓рд╛рд╡ рд╢рд╛рд░реНрд╢рд┐рди рдФрд░ рдПрдВрдбреНрд░реА рдкрд╛рдкреБрд╢рд┐рди рджреНрд╡рд╛рд░рд╛ рдХреА рдЧрдИ рдереА, рдЬреЛ Google рд╢реЛ рдХреЗ рд░реВрдк рдореЗрдВ рд╕реЗрдВрдЯ рдкреАрдЯрд░реНрд╕рдмрд░реНрдЧ рдПрд▓рдЯреАрдЖрдИ рд╕реЗ рдЬреБрдбрд╝реЗ рд╣реБрдП рд╣реИрдВред
рд╡реЗ рд▓рдВрдмреЗ рд╕рдордп рд╕реЗ LETI FPGA рдореЗрдВ рдкрдврд╝рд╛ рд░рд╣реЗ рд╣реИрдВ, рд╡рд┐рд╢реЗрд╖ рд░реВрдк рд╕реЗ, FPGAs рдЗрд╡рдЧреЗрдиреА Ugryumov, рд░реЛрд╕реНрдЯрд┐рд╕реНрд▓рд╛рд╡ рдЧреНрд░реБрд╡рд┐рддреНрд╕рдХреА рдФрд░ рдЕрд▓реЗрдХреНрдЬреЗрдВрдбрд░ рдореБрд░реНрд╕рд╡ рдкрд░ рдкрд╛рдареНрдпрдкреБрд╕реНрддрдХреЛрдВ рдХреЗ рдкреНрд░рд╕рд┐рджреНрдз рд▓реЗрдЦрдХ рдЗрд╕рдореЗрдВ рдХрд╛рдо рдХрд░рддреЗ рд╣реИрдВред рдпрд╣рд╛рдВ рд╕реЗрдВрдЯ рдкреАрдЯрд░реНрд╕рдмрд░реНрдЧ рдореЗрдВ рдЖрдИрдЯреАрдПрдордУ рд╡рд┐рд╢реНрд╡рд╡рд┐рджреНрдпрд╛рд▓рдп рдореЗрдВ рдПрдХ рд╕рдВрдЧреЛрд╖реНрдареА рдореЗрдВ рд░реЛрд╕реНрдЯрд┐рд╕реНрд▓рд╛рд╡ рдЧреНрд░реБрд╡рд┐рддреНрд╕реНрдХреА (рдмрд╛рдПрдВ) рдХреА рдореЗрд░реА рддрд╕реНрд╡реАрд░ рд╣реИ (рджреЗрдЦреЗрдВ рд╣реЗрдмреНрд░реЗ рдкрд░
рдпрд╛рддреНрд░рд╛ "рдорд╛рдЗрдХреНрд░реЛрдЗрд▓реЗрдХреНрдЯреНрд░реЙрдирд┐рдХ рд░реВрд╕ (рд╢реИрдХреНрд╖рдгрд┐рдХ рднрд╛рдЧ)" рдХреЗ рдорд╛рдзреНрдпрдо рд╕реЗ )ред рджрд╛рдИрдВ рдУрд░ рдореИрдХреНрд░реЛ рдЧреНрд░реБрдк рдХреЗ рдЕрд▓реЗрдХреНрдЬреЗрдВрдбрд░ рдлрд┐рд▓реАрдкреЛрд╡ рд╣реИрдВ, рдЬреЛ рд░реВрд╕ рдореЗрдВ Xilinx рдХреЗ рдЖрдзрд┐рдХрд╛рд░рд┐рдХ рдкреНрд░рддрд┐рдирд┐рдзрд┐ рд╣реИрдВ:

Xilinx рдХреА рдмрд╛рддред Xilinx рдПрдХ Altera / IntelFPGA FPGA рдкреНрд░рддрд┐рдпреЛрдЧреА рд╣реИред рд╕рд┐рджреНрдзрд╛рдВрдд рд░реВрдк рдореЗрдВ, Xilinx рдореЗрдВ рд╣рдореЗрд╢рд╛ рд╕рдмрд╕реЗ рддреЗрдЬрд╝ FPGAs рд░рд╣рд╛ рд╣реИ, рд▓реЗрдХрд┐рди рд╣рд╛рд▓ рд╣реА рдореЗрдВ, Xilinx рдиреЗ рд░реВрд╕ рдореЗрдВ Xilinx FPGAs рдХреЗ рд╕рд╛рде рд╢реИрдХреНрд╖рд┐рдХ рдХрд╛рд░реНрдб рдЦрд░реАрджрдиреЗ рдХреЗ рд▓рд┐рдП рдПрдХ рдмрд╣реБрдд рд╣реА рдЬрдЯрд┐рд▓ рдиреМрдХрд░рд╢рд╛рд╣реА рдкреНрд░рдХреНрд░рд┐рдпрд╛ рдХреА рд╕реНрдерд╛рдкрдирд╛ рдХреА рд╣реИред рджреЛрд╣рд░реЗ рдЙрдкрдпреЛрдЧ рдХреЗ рд▓рд┐рдП рдмреЛрд░реНрдбреЛрдВ рдХреЗ рдЧреИрд░-рдЙрдкрдпреЛрдЧ рдкрд░ рдХрд┐рд╕реА рдкреНрд░рдХрд╛рд░ рдХреА рдЬрд╛рдВрдЪ рдХреЗ рд╕рд╛рде, рдЬрд┐рд╕рдореЗрдВ 4 рдорд╣реАрдиреЗ рд▓рдЧрддреЗ рд╣реИрдВ (2016 рдХреЗ рд▓рд┐рдП рдбреЗрдЯрд╛)ред рдПрдХ рд╡рдХреАрд▓ рдХреЗ рд╕рд╛рде рдореИрдВрдиреЗ рдЬреЛ рд╕рдмрд╕реЗ рдЕрдЬреАрдм рдмрд╛рдд рдХреА, рд╡рд╣ рдпрд╣ рд╣реИ рдХрд┐ Xilinx Artix-7 FPGA рдХреЗ рд╕рд╛рде рдирд┐рд░реНрдпрд╛рдд рдмреЛрд░реНрдбреЛрдВ рдХреЗ рд▓рд┐рдП, рдЕрдореЗрд░рд┐рдХреА рдирд┐рд░реНрдпрд╛рдд рдирд┐рдпрдВрддреНрд░рдг рдХреЗ рд▓рд┐рдП рдХреЛрдИ рдЕрддрд┐рд░рд┐рдХреНрдд рдирд┐рд░реНрдпрд╛рдд рд▓рд╛рдЗрд╕реЗрдВрд╕ рдХреА рдЖрд╡рд╢реНрдпрдХрддрд╛ рдирд╣реАрдВ рд╣реИред рдпрд╣реА рд╣реИ, рдпрд╣ Xilinx рдХрдВрдкрдиреА рдХреА рд╣реА рдПрдХ рдкрд╣рд▓ рд╣реИред рдлрд┐рд░, Xilinx рд░реВрд╕реА рдмрд╛рдЬрд╛рд░ рдореЗрдВ Intel / Altera рдХреЗ рд▓рд┐рдП рднрд╡рд┐рд╖реНрдп рдХреЗ рдиреБрдХрд╕рд╛рди рдХрд╛ рд╣рдХрджрд╛рд░ рдерд╛: Intel / Altera FPGAs рд╡рд╛рд▓реЗ рдЫрд╛рддреНрд░ рдмреЛрд░реНрдб рд░реВрд╕ рдореЗрдВ рд╕реНрд╡рддрдВрддреНрд░ рд░реВрдк рд╕реЗ рдмреЗрдЪреЗ рдЬрд╛рддреЗ рд╣реИрдВред
рдпреВрд░реЛрдкреАрдп рджреМрд░ рдореЗрдВ рд░рдЬрдд рдЗрдиреЛрд╡реЗрдЯрдлреЗрдЬрд╛ рдиреЗ рд╕реЗрдВрдЯ рдкреАрдЯрд░реНрд╕рдмрд░реНрдЧ рдЖрдИрдЯреАрдПрдордУ рд╡рд┐рд╢реНрд╡рд╡рд┐рджреНрдпрд╛рд▓рдп рд╕реЗ рдПрдХ рдЯреАрдо рдкреНрд░рд╛рдкреНрдд рдХреА: рдореИрдХреНрд╕рд┐рдо рдЯреЛрд▓рд╛рдЪреЗрд╡, рдЕрд▓реЗрдХреНрдЬреЗрдВрдбрд░ рдирд╛рд╕рд┐рджрд╛, рджрд╛рдорд┐рд░ рдЬрдХреАрд░реЛрд╡ред рдЙрдиреНрд╣реЛрдВрдиреЗ рдиреЗрдЯрд╡рд░реНрдХ рдкреИрдХреЗрдЯ рд╕реНрдЯреНрд░реАрдо рдореЗрдВ FPGA рдкрд░ рдПрдХ рдкрд╛рда рдЦреЛрдЬ рддреНрд╡рд░рдХ рдмрдирд╛рдпрд╛:

ITMO рд╡рд┐рд╢реНрд╡рд╡рд┐рджреНрдпрд╛рд▓рдп рднреА рдЦрд░реЛрдВрдЪ рд╕реЗ рдирд╣реАрдВ рдЬреАрддрд╛: рд╣рд░ рд╕рдордп рд╡реЗ FPGAs, рдЙрдЪреНрдЪ-рд╕реНрддрд░реАрдп рд╕рдВрд╢реНрд▓реЗрд╖рдг рдФрд░ ASIC рдкрд░ рд╕реЗрдорд┐рдирд╛рд░ рдФрд░ рдЕрдиреНрдп рдЖрдпреЛрдЬрди рдХрд░рддреЗ рд╣реИрдВред ITMO рд╡рд┐рд╢реНрд╡рд╡рд┐рджреНрдпрд╛рд▓рдп рдХреЗ рдХрд░реНрдордЪрд╛рд░рд┐рдпреЛрдВ
рдиреЗ рдбреЗрд╡рд┐рдб рд╣реИрд░рд┐рд╕ рдФрд░ рд╕рд╛рд░рд╛ рд╣реИрд░рд┐рд╕ рдХреА рдкрд╛рдареНрдпрдкреБрд╕реНрддрдХ, "рдбрд┐рдЬрд┐рдЯрд▓ рд╕рд░реНрдХрд┐рдЯрд░реА рдФрд░ рдХрдВрдкреНрдпреВрдЯрд░ рдЖрд░реНрдХрд┐рдЯреЗрдХреНрдЪрд░," рдХрд╛ рдЕрдиреБрд╡рд╛рдж рдХрд░рдиреЗ рдореЗрдВ
рдорджрдж рдХреА, рдЬрд┐рд╕рдиреЗ FPGAs / FPGAs рдХреЗ рд╕рд╛рде рдкреНрд░рдпреЛрдЧрд╢рд╛рд▓рд╛рдУрдВ рдХреЗ рд╕рд╛рде рдорд╛рдЗрдХреНрд░реЛрдЖрд░реНрдХрд┐рдЯреЗрдХреНрдЪрд░ рдЙрдкрдХрд░рдг рдХрд╛ рд╡рд░реНрдгрди рдХрд░рдиреЗ рдХреЗ рд▓рд┐рдП рднрд╛рд╖рд╛ рд╕реАрдЦрдиреЗ рдХреЗ рдЖрдзрд╛рд░ рдХреЗ рд░реВрдк рдореЗрдВ рдЬрд▓реНрджреА рд╕реЗ рдмрдбрд╝реА рд╕рдВрдЦреНрдпрд╛ рдореЗрдВ рд░реВрд╕реА рд╡рд┐рд╢реНрд╡рд╡рд┐рджреНрдпрд╛рд▓рдпреЛрдВ рдХреЛ рдЕрдиреБрдХреВрд▓рд┐рдд рдХрд┐рдпрд╛ред рдпрд╣рд╛рдВ рдмрд╛рдИрдВ рдУрд░ ITMO рд╕реЗ рдкрд╛рд╡реЗрд▓ рдХреБрд╕реНрддрд╛рд░реЗрд╡ рд╣реИрдВ, рдЬреЛ рдЗрд╕ рдкрд╛рдареНрдпрдкреБрд╕реНрддрдХ рдХреЗ рдЪреМрдереЗ рдЕрдзреНрдпрд╛рдп рдХреЗ рдореБрдЦреНрдп рд╕рдВрдкрд╛рджрдХ рд╣реИрдВ:

рдпреВрд░реЛрдкреАрдп рдЗрдиреЛрд╡реЗрдЯрдПрдлрд╝рдЬреАрдкреАрдП рдореЗрдВ рдХрд╛рдВрд╕реНрдп, рдХреАрд╡ рдкреЙрд▓реАрдЯреЗрдХреНрдирд┐рдХ рд╕рдВрд╕реНрдерд╛рди - рд╕рд░реНрдЧреЗрдИ рд╕рдЪреЛрд╡ рдФрд░ рдпреВрдЬреАрди рдХреЛрд░реЛрдЯреНрд╕реНрдХреА рд╕реЗ рдПрдХ рдЯреАрдо рдкреНрд░рд╛рдкреНрдд рдХреАред рдЙрдиреНрд╣реЛрдВрдиреЗ рдЗрдВрдЯрд░рдиреЗрдЯ рдСрдл рдерд┐рдВрдЧреНрд╕ рдбрд┐рд╡рд╛рдЗрд╕ рд╕реЗ рдХреНрд░рд┐рдкреНрдЯреЛрдХреНрдпреВрд░реЗрдВрд╕реА рдорд╛рдЗрдХреНрд░реЛрдкрд╛рдпрдореЗрдВрдЯ рдХреЛ рдЧрддрд┐ рджреЗрдиреЗ рдХреЗ рд▓рд┐рдП FPGAs рдХрд╛ рдЙрдкрдпреЛрдЧ рдХрд┐рдпрд╛ред InnovateFPGA рдкрд░ KPI рдкрд░рд┐рдпреЛрдЬрдирд╛ рд╕реЗ Verilog рд╣рд╛рд░реНрдбрд╡реЗрдпрд░ рд╡рд┐рд╡рд░рдг рднрд╛рд╖рд╛ рдореЗрдВ рдХреЛрдб рдХрд╛ рдПрдХ рдЯреБрдХрдбрд╝рд╛ред

Intel InnovateFPGA рдЬреАрддрдиреЗ рд╕реЗ рдкрд╣рд▓реЗ рд╕рд░реНрдЧреЗрдИ рд╕рдЪреЛрд╡ рдиреЗ MIPSfpga рд╣реИрдХрдереЙрди рдЬреАрддрд╛, рдЬрд┐рд╕реЗ рд╣рдордиреЗ рдпреВрдЬреАрди рдХреЛрд░реЛрдЯрдХреА рдХреЗ рд╕рд╛рде рдорд┐рд▓рдХрд░ рдЦрд░реНрдЪ рдХрд┐рдпрд╛ред рдпрд╣рд╛рдБ рд╣реИрдмрд░ рдХреА рдПрдХ рдкреЛрд╕реНрдЯ рдХреА рдПрдХ рддрд╕реНрд╡реАрд░ рд╣реИ
"рдХреАрд╡ рдореЗрдВ рдПрдХ рдирдП рдкреНрд░рдХрд╛рд░ рдХреЗ рд╣реИрдХрд╛рдереЙрди
рдХреА рдХреЛрд╢рд┐рд╢ рдХреА рдЧрдИ рд╣реИ, рдпрд╣ рд░реВрд╕ рдореЗрдВ рдЗрд╕ рдЕрдиреБрднрд╡ рдХреЛ рджреЛрд╣рд░рд╛рдиреЗ рдХреА рдпреЛрдЬрдирд╛ рд╣реИ ред
" рдХреАрд╡ рдореЗрдВ рд╣реИрдХрд╛рдереЙрди рдкрд░ рдмрд╛рдПрдВ рд╕реЗ рджрд╛рдПрдВ: рд╕рд░реНрдЧреЗрдИ рд╕рдЪреЛрд╡, рд╡рд╛рд▓реЗрд░рд╛ рдорд╛рд░реНрдЪреЗрдВрдХреЛ, рдЖрдкрдХрд╛ рд╡рд┐рдирдореНрд░ рд╕реЗрд╡рдХ рдФрд░ рдпреВрдЬреАрди рдХреЛрд░реЛрдЯрдХреА:

KPI рд╕реНрдЯрд╛рдл рдиреЗ
рдкрд╛рдареНрдпрдкреБрд╕реНрддрдХреЛрдВ рд╣реИрд░рд┐рд╕ рдПрдВрдб рд╣реИрд░рд┐рд╕ рдХреЗ рдкреВрд░рдХ рдХреЗ рд░реВрдк рдореЗрдВ рд╡реНрдпрд╛рдЦреНрдпрд╛рддрд╛рдУрдВ рдХреЗ рд▓рд┐рдП рд╕реНрд▓рд╛рдЗрдб рдХреЗ
рдЕрдиреБрд╡рд╛рдж рдореЗрдВ рднреА рднрд╛рдЧ рд▓рд┐рдпрд╛
редрдпрджрд┐ рдпрд╣ рдЗрди рд╕рднреА рдкрд░рд┐рдпреЛрдЬрдирд╛рдУрдВ (ITMO рдФрд░ KPI рдореЗрдВ LETI, рд╣реИрд░рд┐рд╕ рдФрд░ рд╣реИрд░рд┐рд╕ рдФрд░ MIPSfpga рдХреЗ рдкрд╛рдареНрдпрдХреНрд░рдо) рдХреЗ рд▓рд┐рдП рдирд╣реАрдВ рдерд╛, рддреЛ рд╢рд╛рдпрдж Intel рдХреЗ InnovateFPGA рдХреЗ рдпреВрд░реЛрдкреАрдп рдлрд╛рдЗрдирд▓ рдореЗрдВ рдкрд╣рд▓реЗ рддреАрдиреЛрдВ рд╕реНрдерд╛рдиреЛрдВ рдХреА рдЬреАрдд рдирд╣реАрдВ рд╣реБрдИ рд╣реЛрдЧреА, рдФрд░ рдлреНрд░реЗрдВрдЪ, рдЬрд░реНрдорди рдФрд░ рдмреНрд░рд┐рдЯрд┐рд╢ рдЗрдиреЛрд╡реЗрдЯрдлреИрдЬрд╝рд╛ рдЯреЙрдк рдореЗрдВ рджрд┐рдЦрд╛рдИ рджреЗрдВрдЧреЗред рд░реВрд╕реА рдФрд░ рдпреВрдХреНрд░реЗрдирд┐рдпрди рдирд╣реАрдВред рдЬрд┐рд╕рдХреЗ рдмрд╛рдж рд▓реЛрдЧ рдХрд╣реЗрдВрдЧреЗ рдХрд┐ рдбрд┐рдЬрд┐рдЯрд▓ рд▓реЙрдЬрд┐рдХ рдХрд╛ рдбрд┐рдЬрд╝рд╛рдЗрди Apple рдореЗрдВ рдЕрдкрдиреЗ iPhones рдХреЗ рд╕рд╛рде Cupertino рдореЗрдВ рд╣реИ, рди рдХрд┐ рд░реВрд╕ рдХреЗ рд▓рд┐рдПред
Apple рдХреА рдмрд╛рдд рд╣реЛ рд░рд╣реА рд╣реИред рдпрд╣рд╛рдВ рдЗрд▓реНрдпрд╛ рдиреЗрдЧрдиреЛрд╡, 25 рд╡рд░реНрд╖реАрдп рдмреБрдордВрдХрд╛ рд╕реНрдирд╛рддрдХ, рдЬрд╝реБрдХреЛрд╡рд╕реНрдХреА рдореЗрдВ рд░рд╣рддреЗ рдереЗред рдЙрдиреНрд╣реЛрдВрдиреЗ TPGolev рдореЗрдВ рдХрд╛рдо рдХрд┐рдпрд╛, FPGAs / FPGAs рдХрд╛ рдЙрдкрдпреЛрдЧ рдХрд░ рд╡рд┐рдорд╛рди рдЙрдкрдХрд░рдгреЛрдВ рдХреЗ рдкрд░реАрдХреНрд╖рдг рдХреЗ рд▓рд┐рдП рд╡рд┐рдХрд╕рд┐рдд рдЙрдкрдХрд░рдгред 2011 рдХреЗ рдЕрдВрдд рдореЗрдВ, рдореИрдВ рдЙрдирд╕реЗ рдореЙрд╕реНрдХреЛ рдореЗрдВ рдорд┐рд▓рд╛ рдФрд░ рдЙрдиреНрд╣реЗрдВ рд╡рд╣реА рдкрд╛рдареНрдпрдкреБрд╕реНрддрдХ рд╣реИрд░рд┐рд╕ рдПрдВрдб рд╣реИрд░рд┐рд╕ рд╕реМрдВрдкреАред рдЗрд▓рд┐рдпрд╛ рдиреЗ рдЗрд╕ рдкрд░ рдПрдХ рд╕рд╛рдзрд╛рд░рдг рдкреНрд░реЛрд╕реЗрд╕рд░ рдмрдирд╛рдпрд╛ (рд╕реНрдЯреИрдирд┐рд╕реНрд▓рд╛рд╡ рдЬрд╝реЗрд▓реНрдирд┐рдпреЛ рд╕реЗ рдПрдХ рд╕реНрдХреВрд▓рдПрдордЖрдИрдкреАрдПрд╕ рд╡рд┐рдХрд▓реНрдкреЛрдВ рдореЗрдВ рд╕реЗ рдПрдХ рдЬреИрд╕рд╛)ред рддрдм рдЗрд▓реНрдпрд╛ рдиреЗ рдЗрдореЗрдЬрд┐рдиреЗрд╢рди рдЯреЗрдХреНрдиреЛрд▓реЙрдЬреАрдЬ рдореЗрдВ рдиреМрдХрд░реА рдХреА рдФрд░ MIPS I6400 / I6500 рдкреНрд░реЛрд╕реЗрд╕рд░ рдХреЛрд░ рдХреЗ рдбрд┐рдЬрд╛рдЗрди рдореЗрдВ рднрд╛рдЧ рд▓рд┐рдпрд╛ред рдФрд░ рдЕрдм рдЗрд▓реНрдпрд╛ рдРрдкреНрдкрд▓ рдореЗрдВ рдХрд╛рдо рдХрд░рддрд╛ рд╣реИ, рднрд╡рд┐рд╖реНрдп рдХреЗ iPhones рдФрд░ iPads рдХреЗ рд▓рд┐рдП рдПрдХ рдЧреНрд░рд╛рдлрд┐рдХреНрд╕ рдкреНрд░реЛрд╕реЗрд╕рд░ рдмрдирд╛рддрд╛ рд╣реИред рдпрд╣рд╛рдБ FPGAs рдХреА рдереАрд╕рд┐рд╕ рдХрд╛ рдПрдХ рд╕реНрдкрд╖реНрдЯ рдкреНрд░рдорд╛рдг рд╣реИ + рд╣реИрд░рд┐рд╕ рдФрд░ рд╣реИрд░рд┐рд╕ = рдмрдбрд╝реЗ рдЧреИрдЬреЗрдЯреНрд╕ рдХреЗ рд▓рд┐рдП рдорд╛рдЗрдХреНрд░реЛрдЪрд┐рдкреНрд╕ рдореЗрдВ рдкреНрд░рд╡реЗрд╢ред
рдЗрди рд╕рднреА рдкреНрд░реМрджреНрдпреЛрдЧрд┐рдХрд┐рдпреЛрдВ рдХреЛ рди рдХреЗрд╡рд▓ рд╢реАрд░реНрд╖ рд╡рд┐рд╢реНрд╡рд╡рд┐рджреНрдпрд╛рд▓рдпреЛрдВ (рдореЙрд╕реНрдХреЛ рд╕реНрдЯреЗрдЯ рдпреВрдирд┐рд╡рд░реНрд╕рд┐рдЯреА, рдореЙрд╕реНрдХреЛ рдЗрдВрд╕реНрдЯреАрдЯреНрдпреВрдЯ рдСрдл рдлрд┐рдЬрд┐рдХреНрд╕ рдПрдВрдб рдЯреЗрдХреНрдиреЛрд▓реЙрдЬреА, рдПрдордЖрдИрдИрдЯреА, рдЖрджрд┐) рдореЗрдВ рд╢рд┐рдХреНрд╖рд╛ рдореЗрдВ рдкреЗрд╢ рдХрд░рдиреЗ рдХреА рдЖрд╡рд╢реНрдпрдХрддрд╛ рд╣реИ, рд▓реЗрдХрд┐рди рд╢рд╛рд░реАрд░рд┐рдХ рд╢рд┐рдХреНрд╖рд╛ рд╕реНрдХреВрд▓реЛрдВ рддрдХ рдЕрдзрд┐рдХ рд╡реНрдпрд╛рдкрдХ рд░реВрдк рд╕реЗред рдФрд░ рдпрд╣ рдордд рдХрд╣реЛ "рдЪрд▓реЛ рдкрд╣рд▓реЗ Arduino / Rasberry Pye / STM32ред" FPGAs рдХрд╛ рдЙрдкрдпреЛрдЧ рдХрд░рдиреЗ рдХреЗ рд▓рд┐рдП рдорд╛рдЗрдХреНрд░реЛрдХрдВрдЯреНрд░реЛрд▓рд░ рдФрд░ рдПрдореНрдмреЗрдбреЗрдб рдорд╛рдЗрдХреНрд░реЛрдкреНрд░реЛрд╕реЗрд╕рд░ рдкреНрд░реЛрдЧреНрд░рд╛рдорд┐рдВрдЧ рдкреВрд░реА рддрд░рд╣ рд╕реЗ рдСрд░реНрдереЛрдЧреЛрдирд▓ рд╣реИред Arduino рдкреНрд░реЛрдЧреНрд░рд╛рдорд┐рдВрдЧ рдХреА рдХреЛрдИ рднреА рдорд╛рддреНрд░рд╛ рдбрд┐рдЬрд┐рдЯрд▓ рд╕рд░реНрдХрд┐рдЯрд░реА рдХреЛ FPGAs рдХреЗ рд╕рд╛рде рдмрджрд▓ рдирд╣реАрдВ рд╕рдХрддреА рд╣реИ, рдпреЗ рдЧрд╛рдпрди рдФрд░ рдбреНрд░рд╛рдЗрдВрдЧ рдЬреИрд╕реА рдЕрд▓рдЧ-рдЕрд▓рдЧ рдЪреАрдЬреЗрдВ рд╣реИрдВред рдФрд░ рд╣рд╛рдБ, FPGAs рдХрд╛ рдЙрдкрдпреЛрдЧ рдЙрдиреНрдирдд 9 рд╡реАрдВ рдХрдХреНрд╖рд╛ рдХреЗ рдЫрд╛рддреНрд░реЛрдВ рджреНрд╡рд╛рд░рд╛ рдХрд┐рдпрд╛ рдЬрд╛ рд╕рдХрддрд╛ рд╣реИред рдпрд╣рд╛рдВ рдиреМрд╡реЗрдВ рдЧреНрд░реЗрдбрд░ рдЖрд░реНрд╕реЗрдиреА рдЪреЗрдЧреЛрдбреЗрд╡ рдФрд░ рдиреМрд╡реЗрдВ рдЧреНрд░реЗрдбрд░ рдбрд╛рд░рд┐рдпрд╛ рдХреНрд░рд┐рд╡рд░реЛрдЪрдХреЛ рдХрд╛ рд╡реАрдбрд┐рдпреЛ рд╣реИ, рдЬрд┐рдиреНрд╣реЛрдВрдиреЗ рдиреЛрд╡реЛрд╕рд┐рдмрд┐рд░реНрд╕реНрдХ рд╕рдорд░ рд╕реНрдХреВрд▓ рдСрдл рдпрдВрдЧ рдкреНрд░реЛрдЧреНрд░рд╛рдорд░реНрд╕ рдореЗрдВ рдПрдлрдкреАрдЬреАрдП рдкрд░ рдкреНрд░реЛрдЬреЗрдХреНрдЯ рдмрдирд╛рдпрд╛ рдерд╛ред 10:40 рдмрдЬреЗ: рдиреМрд╡реЗрдВ-рдЧреНрд░реЗрдбрд░ рдиреЗ рд╡реЗрд░рд┐рд▓реЙрдЧ рд╣рд╛рд░реНрдбрд╡реЗрдпрд░ рд╡рд┐рд╡рд░рдг рднрд╛рд╖рд╛ рдореЗрдВ рд╡рд░реНрдгрд┐рдд рдкреНрд░реЛрд╕реЗрд╕рд░ рдХреЗ рд▓рд┐рдП рдирд┐рд░реНрджреЗрд╢ рдЬреЛрдбрд╝реЗ, FPGA рдХрд╛рд░реНрдпрд╛рдиреНрд╡рдпрди рдХреЗ рд▓рд┐рдП рдЗрд╕ рдкреНрд░реЛрд╕реЗрд╕рд░ рдХреЛ рд╕рдВрд╢реНрд▓реЗрд╖рд┐рдд рдХрд┐рдпрд╛ рдФрд░ рдЯреЙрдореНрд╕реНрдХ рдореЗрдВ рдПрдХ рд╕рдореНрдореЗрд▓рди рдореЗрдВ рдЗрд╕ рд╡рд┐рд╖рдп рдкрд░ рдПрдХ рд░рд┐рдкреЛрд░реНрдЯ рдмрдирд╛рдИ (
2017 рдХреЗ рд╣реЗрдмрд░
рд╕рд╛рдЗрдмреЗрд░рд┐рдпрд╛рдИ рдФрд░ рдХрдЬрд╛рдХрд┐рд╕реНрддрд╛рди рдорд╛рдЗрдХреНрд░реЛрдЗрд▓реЗрдХреНрдЯреНрд░реЙрдирд┐рдХ рдкрд░ рдкреЛрд╕реНрдЯ рджреЗрдЦреЗрдВ
: рд╡реЗрд░рд┐рд▓реЛрдЧ, ASIC рдФрд░ FPGA рдореЗрдВ рдЯреЙрдореНрд╕реНрдХ, рдиреЛрд╡реЛрд╕рд┐рдмрд┐рд░реНрд╕реНрдХ рдФрд░ рдЕрд╕реНрддрд╛рдирд╛ " ):
FPGAs рди рдХреЗрд╡рд▓ рд╕рд┐рдЧреНрдирд▓ рдкреНрд░реЛрд╕реЗрд╕рд┐рдВрдЧ рдФрд░ рдЗрд╕реА рддрд░рд╣ рдХреЗ рдЕрдиреБрдкреНрд░рдпреЛрдЧреЛрдВ рдХреЛ рд▓рд╛рдЧреВ рдХрд░рдиреЗ рдХрд╛ рдПрдХ рдЖрд▓рд╛ рддрд░реАрдХрд╛ рд╣реИред рдЫрд╛рддреНрд░реЛрдВ рдХреЗ рд▓рд┐рдП, FPGAs рдкреНрд░реЛрд╕реЗрд╕рд░ рдХреЗ рдорд╛рдЗрдХреНрд░реЛрдЖрд░реНрдХрд┐рдЯреЗрдХреНрдЪрд░ рдХреЗ рд▓рд┐рдП рдПрдХ рдкреНрд░рд╡реЗрд╢ рджреНрд╡рд╛рд░ рд╣реИрдВ, рд░рдЬрд┐рд╕реНрдЯрд░ рдЯреНрд░рд╛рдВрд╕рдлрд░ рдХреЗ рд╕реНрддрд░ рдкрд░ рдбрд┐рдЬрд┐рдЯрд▓ рд▓реЙрдЬрд┐рдХ рдХрд╛ рд╡рд┐рдХрд╛рд╕, рдорд╛рдЗрдХреНрд░реЛрдХреИрд░рд┐рдХрдЯреНрд╕ рдХреЗ рдбрд┐рдЬрд╛рдЗрди рдХреЗ рд▓рд┐рдП рд╕реНрд╡рдЪрд╛рд▓рди рдПрд▓реНрдЧреЛрд░рд┐рджрдо рдХрд╛ рд╡рд┐рдХрд╛рд╕, рдЖрдИрдкреА рдмреНрд▓реЙрдХреЛрдВ рдХрд╛ рдирд┐рд░реНрдорд╛рдг рдФрд░ рдмрд╣реБрдд рдХреБрдЫред FPGAs рдХреЗ рд╕рд╛рде рдХрд╛рдо рдХрд░рдиреЗ рдХреЗ рдмрд╛рдж, рд╕реАрдЬреАрдЖрд░рдП - рдореЛрдЯреЗ рдЕрдиреНрди рд╕рдВрдЧреНрд░рд╣рдгреАрдп рдЖрд░реНрдХрд┐рдЯреЗрдХреНрдЪрд░ рдХреЛ рд╕рдордЭрдирд╛ рднреА рдЖрд╕рд╛рди рд╣реИ - рддрдВрддреНрд░рд┐рдХрд╛ рдиреЗрдЯрд╡рд░реНрдХ рдХреЛ рддреЗрдЬ рдХрд░рдиреЗ рдХреЗ рд▓рд┐рдП рдирдП-рдирдП рдврд╛рдБрдЪреЗ рдЬреЛ рдПрдлрдкреАрдЬреАрдП рдХреА рддрд░рд╣ рд╡реНрдпрдХреНрддрд┐рдЧрдд рд╕рдВрдХреЗрддреЛрдВ рдХреЗ рд╕реНрддрд░ рдкрд░ рдХрд╛рдо рдирд╣реАрдВ рдХрд░рддреЗ рд╣реИрдВ, рд▓реЗрдХрд┐рди рдмрд╕ рдХреЗ рд╕реНрддрд░ рдкрд░ рдХрдИ рд╕рдВрдХреЗрддреЛрдВ рдФрд░ рджрд╕рд┐рдпреЛрдВ рдЕрдВрдХрдЧрдгрд┐рддреАрдп рдЙрдкрдХрд░рдгреЛрдВ рдХреЗ рд╕рд╛рде (рд╣реЗрдмрд░реЗ рдкрд░ рдкреЛрд╕реНрдЯ рджреЗрдЦреЗрдВ)
"рд╣рд╛рд░реНрдбрд╡реЗрдпрд░ рдПрдЕрд░ рдЗрдВрдбрд┐рдпрд╛ рдореЗрдВ рдПрдХ рдкреНрд░рдореБрдЦ рдЦрд┐рд▓рд╛рдбрд╝реА рдХреЗ рдЬрдиреНрдо рд╕реЗ рд▓рд╛рдЗрд╡ рд░рд┐рдкреЛрд░реНрдЯрд┐рдВрдЧ рдЬреЛ TensorFlow рдХреЛ рддреЗрдЬ рдХрд░рддреА рд╣реИ рдФрд░ NVidia рдХреЗ рд╕рд╛рде рдкреНрд░рддрд┐рд╕реНрдкрд░реНрдзрд╛ рдХрд░рддреА рд╣реИред" )
рдпрджрд┐ (рдорд╛рди рд▓реЗрдВ) рдХрд▓, рдкреБрддрд┐рди $ 17 рдмрд┐рд▓рд┐рдпрди рдХреЗ рд▓рд┐рдП рдПрдХ рдЪреЗрдХ рд▓рд┐рдЦрддреЗ рд╣реИрдВ рдФрд░ TSMC рд╕реЗ рдлреИрдХреНрдЯрд░реА 18 рдЦрд░реАрджрддреЗ рд╣реИрдВ, рдЬреЛ рдХрд┐ 7 рдФрд░ 5 рдиреИрдиреЛрдореАрдЯрд░ рдХреЗ рд▓рд┐рдП рдорд╛рдЗрдХреНрд░реЛрдЪрд┐рдкреНрд╕ рдХреЗ рдЙрддреНрдкрд╛рджрди рдХреЗ рд▓рд┐рдП рдмрдирд╛рдпрд╛ рдЬрд╛ рд░рд╣рд╛ рд╣реИ, рддреЛ рдпрд╣ рдкреИрд╕рд╛ рдмрд░реНрдмрд╛рдж рд╣реЛ рдЬрд╛рдПрдЧрд╛, рдХреНрдпреЛрдВрдХрд┐ рд░реВрд╕ рдЕрдм рдЗрд╕реЗ рдФрд░ рд░реВрд╕реА рдХрдВрдкрдирд┐рдпреЛрдВ рдХреЛ рд╕реЗрд╡рд╛ рджреЗрдиреЗ рдХреЗ рд▓рд┐рдП рдХреЛрдИ рдХрд╛рд░реНрдорд┐рдХ рдирд╣реАрдВ рд╣реИред рдЗрд╕ рдкрд░ рдЖрджреЗрд╢ рджреЗрдиреЗ рдХреЗ рд▓рд┐рдПред рд▓реЗрдХрд┐рди рдЕрдЧрд░ рдХрдИ рдЫрд╛рддреНрд░реЛрдВ рдХреЛ FPGA / FPGA рдЕрднреНрдпрд╛рд╕ рдХреЗ рд╕рд╛рде рд╢реБрд░реВ рд╣реЛрдиреЗ рд╡рд╛рд▓реА рдЪрд┐рдк рдкрд░ рд╕рд┐рд╕реНрдЯрдо рдбрд┐рдЬрд╛рдЗрди рдХрд░рдиреЗ рдХреЗ рд▓рд┐рдП рд╡рд┐рднрд┐рдиреНрди рддрдХрдиреАрдХреЗрдВ рд╕рд┐рдЦрд╛рдИ рдЬрд╛рддреА рд╣реИрдВ, рддреЛ рдХреБрдЫ рд╕рдордп рдмрд╛рдж рд░реВрд╕, рдпреВрдХреНрд░реЗрди рдФрд░ рдЕрдиреНрдп рдХрд░реАрдмреА рджреЗрд╢реЛрдВ рдореЗрдВ рд╡рд┐рднрд┐рдиреНрди рдЖрдХрд╛рд░реЛрдВ рдХреА рд╕реИрдХрдбрд╝реЛрдВ рдХрдВрдкрдирд┐рдпреЛрдВ рдХреЗ рдЧрдарди рдХреЗ рд▓рд┐рдП рдкрд░реНрдпрд╛рдкреНрдд рд╡рд┐рд╢реЗрд╖рдЬреНрдЮ рд╣реЛрдВрдЧреЗ рдЬреЛ рджреЛрдиреЛрдВ рдХреЗ рд▓рд┐рдП рд╕реНрдорд╛рд░реНрдЯ рдорд╛рдЗрдХреНрд░реЛрдмрд┐рд╕реНрдХрд┐рдЯ рдбрд┐рдЬрд╛рдЗрди рдХрд░реЗрдВрдЧреЗред рдШрд░реЗрд▓реВ рдмрд╛рдЬрд╛рд░ рдФрд░ рдирд┐рд░реНрдпрд╛рддред рдлрд┐рд░ рдЙрдиреНрдирдд рдХрд╛рд░рдЦрд╛рдирд╛ рдХрд╛рдо рдЖрдПрдЧрд╛ред