माइक्रोइलेक्ट्रॉनिक में डिजाइन मानक: जहां वास्तव में 7 एनएम प्रौद्योगिकी में 7 नैनोमीटर हैं?

आधुनिक माइक्रोइलेक्ट्रॉनिक प्रौद्योगिकियां - जैसे "दस छोटे भारतीय"। विकास और उपकरणों की लागत इतनी महान है कि प्रत्येक नए कदम के साथ, कोई व्यक्ति गिर जाता है। GlobalFoundries के बारे में 7 एनएम विकसित करने से इनकार करने के बारे में खबर के बाद, उनमें से तीन बचे थे: TSMC, Intel और Samsung। और वास्तव में "डिज़ाइन मानक" क्या हैं और 7 एनएम का बहुत पोषित आकार कहां है? और क्या वह वहाँ है?


चित्रा 1. ट्रांजिस्टर फेयरचाइल्ड FI-100, 1964।

बहुत पहले धारावाहिक MOS ट्रांजिस्टर 1964 में बाजार में प्रवेश किया और, जैसा कि परिष्कृत पाठक ड्राइंग से देख सकते हैं, वे लगभग कम या ज्यादा आधुनिक लोगों से अलग नहीं थे - आकार को छोड़कर (पैमाने के लिए तार को देखें)।

ट्रांजिस्टर के आकार को कम क्यों करें? इस प्रश्न का सबसे स्पष्ट उत्तर मूर के नियम को कहा गया है और कहा गया है कि हर दो साल में एक चिप पर ट्रांजिस्टर की संख्या दोगुनी होनी चाहिए, जिसका अर्थ है कि ट्रांजिस्टर के रैखिक आयाम दो के एक कारक से कम हो जाना चाहिए। "चाहिए" - सत्तर के दशक में गॉर्डन मूर (और कुछ अन्य इंजीनियरों) की टिप्पणियों के अनुसार। मूर के नियम से, कई अन्य कारक हैं जो ITRS माइक्रोइलेक्ट्रॉनिक रोडमैप बनाते हैं। मूर के कानून को लागू करने के तरीकों का सबसे सरल और खुरदरा सूत्रीकरण (जिसे डेनार्ड के लघुकरण कानून के रूप में भी जाना जाता है) यह है कि एक चिप पर ट्रांजिस्टर की संख्या में वृद्धि से बिजली की खपत के घनत्व में वृद्धि नहीं होनी चाहिए, अर्थात, ट्रांजिस्टर के आकार में कमी के साथ, आपूर्ति वोल्टेज और परिचालन प्रवाह आनुपातिक रूप से कम होना चाहिए।
एमओएस ट्रांजिस्टर के माध्यम से धारा इसकी चौड़ाई के अनुपात के अनुपात में आनुपातिक है, जिसका अर्थ है कि हम समान वर्तमान को बनाए रख सकते हैं, आनुपातिक रूप से इन दोनों मापदंडों को कम कर सकते हैं। इसके अलावा, ट्रांजिस्टर के आकार को कम करते हुए, हम गेट कैपेसिटेंस (चैनल की लंबाई और चौड़ाई के उत्पाद के आनुपातिक) को भी कम करते हैं, जिससे सर्किट और भी तेज हो जाता है। सामान्य तौर पर, डिजिटल सर्किट में वस्तुतः ट्रांजिस्टर को न्यूनतम आकार से बड़ा बनाने का कोई कारण नहीं होता है। इसके बाद, बारीकियों की शुरुआत होती है कि तर्क पी-चैनल ट्रांजिस्टर आमतौर पर एन-चैनल वाले की तुलना में थोड़े व्यापक होते हैं ताकि चार्ज वाहक की गतिशीलता में अंतर की भरपाई हो सके और स्मृति में, इसके विपरीत, एन-चैनल ट्रांजिस्टर व्यापक होते हैं ताकि मेमोरी को गैर-पूरक कुंजी के माध्यम से सामान्य रूप से लिखा जा सके। बारीकियों, और विश्व स्तर पर - ट्रांजिस्टर का आकार जितना छोटा है - डिजिटल सर्किट के लिए बेहतर है।

यही कारण है कि चैनल की लंबाई हमेशा माइक्रोक्रेकिट की टोपोलॉजी में सबसे छोटा आकार, और सबसे तार्किक पदनाम पदनाम है।

यहां यह ध्यान दिया जाना चाहिए कि आकार के बारे में उपरोक्त तर्क एनालॉग सर्किट के लिए मान्य नहीं है। उदाहरण के लिए, अभी मेरे कंप्यूटर के दूसरे मॉनीटर पर 150 एनएम प्रौद्योगिकी, 32 टुकड़े प्रत्येक 8/1 माइक्रोन के आकार का उपयोग करके ट्रांजिस्टर की एक मिलान जोड़ी है। मापदंडों के तकनीकी भिन्नता के बावजूद, इन दो ट्रांजिस्टर की पहचान सुनिश्चित करने के लिए ऐसा किया जाता है। क्षेत्र माध्यमिक महत्व का है।

टेक्नोलॉजिस्ट और टोपोलॉजिस्ट में तथाकथित लैम्ब्डा-सिस्टम ऑफ़ टिपिकल टोपोलॉजी साइज़ होते हैं। यह अध्ययन डिजाइन के लिए बहुत सुविधाजनक है (और बर्कले विश्वविद्यालय में आविष्कार किया गया था, अगर मैं गलत नहीं हूं) और कारखाने से कारखाने में डिजाइन स्थानांतरित कर रहा हूं। वास्तव में, यह सामान्य आकार और तकनीकी सीमाओं का एक सामान्यीकरण है, लेकिन थोड़ा मोटा है, ताकि यह किसी भी कारखाने में ठीक से काम करे। उसके उदाहरण पर, चिप में तत्वों के विशिष्ट आकारों को देखना सुविधाजनक है। लैम्ब्डा प्रणाली के मूल में सिद्धांत बहुत सरल हैं:

1. यदि दो अलग-अलग फोटोलिथोग्राफ़िक मास्क पर तत्वों की शिफ्ट में भयावह परिणाम होते हैं (उदाहरण के लिए, शॉर्ट सर्किट), तो विसंगतियों को रोकने के लिए आकारों का मार्जिन कम से कम दो लंबोदा होना चाहिए;
2. यदि तत्वों की शिफ्ट अवांछनीय है, लेकिन भयावह परिणाम नहीं हैं, तो आकार का मार्जिन कम से कम एक लंबोदर होना चाहिए;
3. फोटो मास्क विंडो का न्यूनतम स्वीकार्य आकार दो लंबोदा है।

तीसरे पैराग्राफ से, यह, विशेष रूप से, पुरानी प्रौद्योगिकियों में लैम्ब्डा डिजाइन मानक से आधा है (अधिक सटीक रूप से, ट्रांजिस्टर चैनल की लंबाई और डिजाइन मानदंड दो लंबोदा हैं)।


चित्रा 2. एक लैम्ब्डा प्रणाली द्वारा निष्पादित टोपोलॉजी का एक उदाहरण।

लैम्ब्डा सिस्टम ने पुराने डिजाइन मानकों पर पूरी तरह से काम किया, जिससे आप कारखाने से कारखाने में उत्पादन को आसानी से स्थानांतरित कर सकते हैं, दूसरे चिप आपूर्तिकर्ताओं को व्यवस्थित कर सकते हैं और बहुत अधिक उपयोगी चीजें कर सकते हैं। लेकिन बढ़ती प्रतिस्पर्धा और एक चिप पर ट्रांजिस्टर की संख्या के साथ, कारखानों ने टोपोलॉजी को थोड़ा और अधिक कॉम्पैक्ट बनाने का प्रयास करना शुरू कर दिया, इसलिए अब आप "स्वच्छ" लैंबडा प्रणाली के अनुरूप डिजाइन नियमों को पूरा नहीं कर सकते हैं, सिवाय उन परिस्थितियों को छोड़कर, जहां डेवलपर्स स्वतंत्र रूप से उन्हें प्रभावित करते हैं, उत्पादन की संभावना को ध्यान में रखते हुए। विभिन्न कारखानों में चिप। हालांकि, वर्षों में, उद्योग ने एक सीधा संबंध विकसित किया है "डिजाइन मानकों = ट्रांजिस्टर चैनल की लंबाई", जो सफलतापूर्वक ट्रांजिस्टर के नैनोमीटर तक पहुंचने तक अस्तित्व में था।


चित्रा 3. ट्रांजिस्टर का योजनाबद्ध खंड।

यह आंकड़ा पारंपरिक प्लानर (फ्लैट) ट्रांजिस्टर के एक बहुत ही सरलीकृत अनुभाग को दर्शाता है, जो कि टोपोलॉजिकल चैनल लंबाई (लेट्रिन) और प्रभावी चैनल लंबाई (लेफ़) के बीच अंतर को दर्शाता है। फर्क कहां से आता है?

माइक्रोइलेक्ट्रॉनिक तकनीक के बारे में बोलते हुए, फोटोलिथोग्राफी का लगभग हमेशा उल्लेख किया जाता है, लेकिन बहुत कम अक्सर अन्य होते हैं, कोई कम महत्वपूर्ण तकनीकी संचालन नहीं: नक़्क़ाशी, आयन आरोपण, प्रसार, आदि। आदि आपके साथ हमारी बातचीत के लिए, कैसे प्रसार और आयन आरोपण काम का एक अनुस्मारक शानदार नहीं है।


चित्रा 4. प्रसार और आयन आरोपण की तुलना।

प्रसार के साथ, सब कुछ सरल है। आप एक सिलिकॉन वेफर लेते हैं जिस पर अग्रिम में (फोटोलिथोग्राफी की मदद से) एक आरेखण लागू किया जाता है, सिलिकॉन ऑक्साइड के साथ उन जगहों को कवर किया जाता है जहां अशुद्धता की आवश्यकता नहीं होती है, और उन लोगों को खोलना जहां यह आवश्यक है। अगला, आपको क्रिस्टल और गर्मी के साथ एक ही कक्ष में गैसीय अशुद्धता को रखने की आवश्यकता होती है, जिस पर अशुद्धता सिलिकॉन में घुसना शुरू हो जाती है। प्रक्रिया के तापमान और अवधि को समायोजित करके, वांछित मात्रा और अशुद्धियों की गहराई को प्राप्त करना संभव है।

प्रसार का स्पष्ट माइनस यह है कि अशुद्धता सिलिकॉन में सभी दिशाओं में उसी तरह से प्रवेश करती है, नीचे, उस तरफ, इस प्रकार प्रभावी चैनल की लंबाई कम हो जाती है। और हम अब सैकड़ों नैनोमीटर के बारे में बात कर रहे हैं! जबकि डिजाइन मानकों को दसियों माइक्रोन में मापा गया था, सब कुछ ठीक था, लेकिन निश्चित रूप से, इस मामले की स्थिति लंबे समय तक नहीं रह सकती थी, और आयन आरोपण द्वारा प्रसार को बदल दिया गया था।

आयन आरोपण के दौरान, एक अशुद्धता आयन बीम तेजी और एक सिलिकॉन वेफर पर निर्देशित है। इस मामले में, सभी आयन एक दिशा में आगे बढ़ते हैं, जो वस्तुतः पक्षों तक उनके प्रसार को समाप्त करता है। सिद्धांत रूप में, निश्चित रूप से। व्यवहार में, आयन कुछ अलग फैलते हैं, हालांकि प्रसार के दौरान बहुत कम दूरी पर होते हैं।

फिर भी, यदि हम ट्रांजिस्टर पैटर्न पर लौटते हैं, तो हम देखेंगे कि इस छोटे रेंगने के कारण टोपोलॉजिकल और प्रभावी चैनल की लंबाई के बीच का अंतर ठीक शुरू होता है। वह, सिद्धांत रूप में, उपेक्षित हो सकती है, लेकिन वह अंतर का एकमात्र कारण नहीं है। अभी भी लघु चैनल प्रभाव हैं। उनमें से पांच हैं, और विभिन्न तरीकों से वे ट्रांजिस्टर के मापदंडों को बदलते हैं यदि चैनल की लंबाई विभिन्न भौतिक प्रतिबंधों से संपर्क करती है। मैं उन सभी का वर्णन नहीं करूंगा, मैं हमारे लिए सबसे अधिक प्रासंगिक रहूंगा - डीआईबीएल (ड्रेन-प्रेरित बैरियर लोअरिंग, संभावित बाधा में नाली से प्रेरित कमी)।

सिंक में जाने के लिए, एक इलेक्ट्रॉन (या छेद) को सिंक पीएन जंक्शन के संभावित अवरोध को पार करना होगा। गेट वोल्टेज इस अवरोध को कम करता है, इस प्रकार ट्रांजिस्टर के माध्यम से वर्तमान को नियंत्रित करता है, और हम चाहते हैं कि गेट वोल्टेज एकमात्र नियंत्रण वोल्टेज हो। दुर्भाग्य से, यदि ट्रांजिस्टर चैनल बहुत छोटा है, तो ड्रेन पीएन जंक्शन ट्रांजिस्टर को प्रभावित करना शुरू कर देता है, जो सबसे पहले, पोर वोल्टेज को कम करता है (नीचे आंकड़ा देखें), और दूसरी बात, ट्रांजिस्टर के पार वोल्टेज न केवल गेट वोल्टेज को प्रभावित करना शुरू करता है , लेकिन नाली में भी, क्योंकि नाली पीएन जंक्शन की मोटाई नाली में वोल्टेज के अनुपात में बढ़ जाती है और, तदनुसार, चैनल को छोटा करता है।


चित्रा 5. नाली-प्रेरित बैरियर लोअरिंग (DIBL) प्रभाव।
स्रोत - विकिपीडिया

इसके अलावा, चैनल की लंबाई में कमी इस तथ्य की ओर ले जाती है कि चार्ज वाहक स्वतंत्र रूप से स्रोत से नाली तक जाने के लिए शुरू होते हैं, चैनल को दरकिनार करते हैं और एक लीकेज करंट (नीचे की आकृति में खराब वर्तमान) पैदा करते हैं, जो स्थैतिक बिजली की खपत भी है, जिनमें से अनुपस्थिति CMOS की शुरुआती सफलता के लिए महत्वपूर्ण कारणों में से एक थी। -टेक्नोलाजी, उस समय के द्विध्रुवी प्रतियोगियों के साथ तुलना में निरोधात्मक। वास्तव में, आधुनिक तकनीक में प्रत्येक ट्रांजिस्टर में एक समानांतर खड़ा होता है, जिसका मूल्य चैनल की लंबाई जितना छोटा होता है।


चित्रा 6. लघु चैनल प्रौद्योगिकियों में लीक के कारण स्थिर खपत में वृद्धि।
स्रोत - सिनॉप्सिस


चित्रा 7. विभिन्न डिजाइन मानकों पर माइक्रोप्रोसेसरों की स्थिर बिजली की खपत का अनुपात।

स्रोत - बी। डायनी एट। अल।, "स्पिन-ट्रांसफ़र इफ़ेक्ट एंड इट्स यूज़ इन स्पिंट्रोनिक कंपोनेंट्स", इंटरनेशनल जर्नल ऑफ़ नैनो टेक्नोलॉजी, 2010

अब, जैसा कि आप ऊपर दिए गए आंकड़े में देख सकते हैं, स्थैतिक खपत काफी गतिशील से अधिक है और निम्न-शक्ति सर्किट बनाने के लिए एक महत्वपूर्ण बाधा है, उदाहरण के लिए, पहनने योग्य इलेक्ट्रॉनिक्स और चीजों के इंटरनेट के लिए। दरअसल, उस समय के बारे में जब यह एक महत्वपूर्ण समस्या बन गई, डिजाइन मानकों के साथ muhlezh का विपणन शुरू हुआ, क्योंकि लिथोग्राफी में प्रगति भौतिकी में प्रगति से आगे बढ़ने लगी।

800-32 नैनोमीटर के डिजाइन मानकों पर लघु चैनल के अवांछनीय प्रभावों का मुकाबला करने के लिए, विभिन्न तकनीकी समाधानों का एक बहुत आविष्कार किया गया था, और मैं उन सभी का वर्णन नहीं करूंगा, अन्यथा लेख बहुत ही अशोभनीय आकारों में बढ़ेगा, लेकिन प्रत्येक नए कदम के साथ नए समाधान पेश करने थे - अतिरिक्त pn जंक्शनों से सटे क्षेत्रों का डोपिंग, लीक को रोकने के लिए गहराई में डोपिंग, ट्रांजिस्टर में सिलिकॉन के स्थानीय परिवर्तन को सिलिकॉन-जर्मेनियम में ... एक भी कदम ट्रांजिस्टर के आकार को कम करने में नहीं किया गया था। ओह ऐसा।


चित्रा 8. 90 एनएम और 32 एनएम की प्रौद्योगिकियों में प्रभावी चैनल की लंबाई। ट्रांजिस्टर को एक ही पैमाने पर गोली मार दी जाती है। आंकड़ों में अर्धवृत्त नालियों (एलडीडी, हल्के ढंग से डोप किए गए नाली) के अतिरिक्त कमजोर मिलान का एक रूप है, जो पीएन जंक्शनों की चौड़ाई को कम करने के लिए बनाया गया है।

स्रोत - सिनॉप्सिस

विशिष्ट धातुकरण आकार और तत्वों के बीच की दूरी 90 एनएम से 28 एनएम के बीच संक्रमण के दौरान डिजाइन के मानदंड में कमी के अनुपात में घट जाती है, अर्थात, अगली पीढ़ी का विशिष्ट आकार पिछले एक से 0.7 था (ताकि मूर के कानून के अनुसार, क्षेत्र में दो गुना कमी प्राप्त करने के लिए)। इसी समय, चैनल की लंबाई पिछली पीढ़ी से 0.9 के रूप में सबसे कम हो गई, और प्रभावी चैनल की लंबाई व्यावहारिक रूप से बिल्कुल भी नहीं बदली। ऊपर दिए गए आंकड़े से यह स्पष्ट रूप से देखा जाता है कि ट्रांजिस्टर के रैखिक आयाम 90 एनएम से 32 एनएम तक तीन बार नहीं बदले, और प्रौद्योगिकीविदों के सभी खेल शटर ओवरलैप और डोप किए गए क्षेत्रों को कम करने के साथ-साथ स्थैतिक लीक के नियंत्रण के आसपास थे, जो करने की अनुमति नहीं थी। चैनल छोटा है।

परिणामस्वरूप, दो चीजें स्पष्ट हो गईं:

1. तकनीकी सफलता के बिना 25-20 एनएम से नीचे जाना काम नहीं करता है;
2. मूर के कानून के साथ प्रौद्योगिकी की प्रगति की एक तस्वीर को चित्रित करना विपणक के लिए तेजी से कठिन हो गया है।

मूर का कानून आम तौर पर एक विवादास्पद विषय है, क्योंकि यह प्रकृति का नियम नहीं है, लेकिन एक विशेष कंपनी के इतिहास से कुछ तथ्यों का एक अनुभवजन्य अवलोकन, पूरे उद्योग की भविष्य की प्रगति के लिए एक्सट्रपॉलिटेड है। दरअसल, मूर के कानून की लोकप्रियता इन्टर्नल मार्केटर्स के साथ अटूट रूप से जुड़ी हुई है, जिन्होंने इसे अपना बैनर बनाया और वास्तव में, कई सालों तक इंडस्ट्री को आगे बढ़ाया, मूर के कानून का पालन करने के लिए मजबूर किया, जहां, शायद, यह थोड़ा इंतजार के लायक होगा।

जिस तरह से विपणक स्थिति से बाहर पाए जाते हैं? बहुत सुंदर है।

ट्रांजिस्टर चैनल की लंबाई अच्छी है, लेकिन आप इससे क्षेत्र में लाभ का अनुमान कैसे लगा सकते हैं, जो नए डिजाइन मानकों को संक्रमण देता है? काफी समय पहले, उद्योग ने छह-ट्रांजिस्टर मेमोरी सेल के क्षेत्र का उपयोग किया, सबसे लोकप्रिय माइक्रोप्रोसेसर बिल्डिंग ब्लॉक। यह ऐसी कोशिकाएं होती हैं, जिनमें आमतौर पर एक कैशे मेमोरी और एक रजिस्टर फाइल होती है, जो आधे क्रिस्टल पर कब्जा कर सकती है, और यही वजह है कि सिक्स-ट्रांजिस्टर सेल की स्कीम और टोपोलॉजी को हमेशा सीमा तक सीमित किया जाता है (अक्सर विशेष लोग जो ऐसा करते हैं), इसलिए यह वास्तव में अच्छा उपाय है पैकिंग घनत्व।


चित्रा 9. छह-ट्रांजिस्टर स्थिर मेमोरी सेल की योजना।


चित्र 10. छह-ट्रांजिस्टर स्थिर मेमोरी सेल के लिए विभिन्न टोपोलॉजी विकल्प। स्रोत - जी। एपोस्टोलिसिस एट। अल।, "32nm प्रौद्योगिकी में 6T SRAM सेल आर्किटेक्चर का डिज़ाइन और सिमुलेशन," जर्नल ऑफ़ इंजीनियरिंग साइंस एंड टेक्नोलॉजी रिव्यू, 2016

इसलिए प्रौद्योगिकियों के विवरण में लंबे समय के लिए, डिजाइन मानकों की संख्या दूसरे आंकड़े के साथ थी - मेमोरी सेल का क्षेत्र, जो, सिद्धांत रूप में, चैनल की लंबाई से प्राप्त किया जाना चाहिए। और तब अवधारणाओं का एक दिलचस्प प्रतिस्थापन था। ऐसे समय में जब प्रत्यक्ष स्केलिंग ने काम करना बंद कर दिया था, और मूर के नियम के अनुसार चैनल की लंबाई हर दो साल में कम होने लगी, बाजारियों ने अनुमान लगाया कि मेमोरी सेल क्षेत्र को डिजाइन मानदंडों से प्राप्त करना संभव नहीं है, लेकिन मेमोरी सेल क्षेत्र से डिजाइन मानदंडों की संख्या प्राप्त करना संभव है!

अर्थात्, स्वाभाविक रूप से "हमारे पास एक चैनल की लंबाई 65 एनएम और एक्स की एक मेमोरी सेल क्षेत्र थी, और अब चैनल की लंबाई 54 एनएम है, लेकिन हमने धातुकरण को निचोड़ लिया है, और अब सेल क्षेत्र एक्स / 5 हो गया है, जो लगभग 65 से 28 एनएम तक संक्रमण से मेल खाता है। इसलिए सभी को बताएं कि हमारे पास 28 एनएम के डिज़ाइन मानक हैं, और हमने किसी को 54 एनएम की चैनल लंबाई के बारे में नहीं बताया? " निष्पक्षता में, "स्टिंगिंग मेटललाइजेशन" भी एक महत्वपूर्ण उपलब्धि है, और कुछ समय के लिए खुद ट्रांजिस्टर के लघुकरण के साथ समस्याओं की शुरुआत के बाद, न्यूनतम धातुकरण चौड़ाई, ट्रांजिस्टर के संपर्क का आकार, या टोपोलॉजी पर कुछ आंकड़े बताए गए डिजाइन मानकों के अनुरूप हैं। लेकिन तब नृत्य FinFET ट्रांजिस्टर के साथ शुरू हुआ, जिसमें कुंजी आयामों को लिथोग्राफी के संकल्प से कोई लेना-देना नहीं था, अंत में ट्रांजिस्टर की लघुताकरण दर और बाकी सब कुछ समाप्त हो गया, और मेमोरी सेल क्षेत्र केवल सामान्य आंकड़ा बना रहा, जिसके आधार पर अब हमें "10", "के बारे में सूचित किया गया है। 7 ”और“ 5 ”नैनोमीटर।


चित्रा 11. इंटेल 14 एनएम और 10 एनएम प्रौद्योगिकियों की तुलना।
स्रोत - इंटेल

यहाँ इस "नए स्केलिंग" का एक बड़ा उदाहरण है। हमें दिखाया गया है कि मेमोरी सेल में विशेषता आकार कैसे बदल गए हैं। कई मापदंडों, लेकिन ट्रांजिस्टर चैनल की लंबाई और चौड़ाई के बारे में एक शब्द नहीं!

उन्होंने चैनल की लंबाई कम करने और प्रौद्योगिकी के रिसाव को नियंत्रित करने की असंभवता की समस्या को कैसे हल किया?

उन्होंने दो रास्ते खोजे। पहला माथे में है: यदि रिसाव का कारण आरोपण की एक बड़ी गहराई है, तो इसे कम करें, अधिमानतः मौलिक रूप से। एक इन्सुलेटर (एसआईसी) तकनीक पर सिलिकॉन बहुत लंबे समय से जाना जाता है (और इन सभी वर्षों में सक्रिय रूप से उपयोग किया गया है, उदाहरण के लिए, 130-32 एनएम एएमडी प्रोसेसर, 90 एनएम सोनी प्लेस्टेशन 3 सेट-टॉप बॉक्स प्रोसेसर, साथ ही रेडियो-फ्रीक्वेंसी, पावर या स्पेस इलेक्ट्रॉनिक्स में), लेकिन डिजाइन मानकों में कमी के साथ, उसे दूसरी हवा मिली।


चित्रा 12. पारंपरिक वॉल्यूमेट्रिक और एफडीएसओआई (पूरी तरह से नष्ट किए गए SOI) प्रौद्योगिकियों का उपयोग करके किए गए ट्रांजिस्टर की तुलना।
स्रोत - ST माइक्रोइलेक्ट्रॉनिक

जैसा कि आप देख सकते हैं, विचार सुरुचिपूर्ण से अधिक है - ऑक्साइड एक बहुत पतली सक्रिय परत के नीचे स्थित है, जो बेल पर हानिकारक रिसाव वर्तमान को समाप्त करता है! इसी समय, पीएन जंक्शनों की क्षमता में कमी (नाली घन के पांच पक्षों में से चार को हटा दिया गया) के कारण, गति बढ़ जाती है और बिजली की खपत कम हो जाती है। यही कारण है कि अब FDSOI 28-22-20 एनएम तकनीक को सक्रिय रूप से चीजों के इंटरनेट के लिए एक मंच के रूप में विज्ञापित किया जाता है - खपत वास्तव में कई बार कम हो जाती है, अगर परिमाण का क्रम नहीं। और फिर भी यह दृष्टिकोण भविष्य में पारंपरिक फ्लैट ट्रांजिस्टर को 14-16 एनएम के स्तर तक ले जाने की अनुमति देता है, जिसे वॉल्यूमेट्रिक तकनीक अब अनुमति नहीं देगी।

फिर भी, एफडीएसओआई विशेष रूप से 14 एनएम से नीचे नहीं आता है, और प्रौद्योगिकी में अन्य समस्याएं भी हैं (उदाहरण के लिए, एसओआई सबस्ट्रेट्स की भयानक उच्च लागत), जिसके संबंध में उद्योग एक और समाधान के लिए आया था - फिनएफटी ट्रांजिस्टर। FinFET ट्रांजिस्टर का विचार भी काफी सुरुचिपूर्ण है। क्या हम चाहते हैं कि नाली और स्रोत के बीच का अधिकांश हिस्सा शटर द्वारा नियंत्रित किया जाए? तो चलो इस जगह को चारों तरफ से शटर से घेर दें! खैर, सभी नहीं, तीन पर्याप्त होंगे।


चित्रा 13. FinFET संरचना।
स्रोत - ए। ताहरिम et.al., "16 एनएम प्रक्रिया प्रौद्योगिकी में सबथ्रेशोल्ड क्षेत्र के लिए 1-बिट FinFET पूर्ण योजक कोशिकाओं के डिजाइन और प्रदर्शन विश्लेषण", नैनोमटेरियल्स, 2015 के जर्नल


चित्रा 14. प्लानर ट्रांजिस्टर और FinFET पर किए गए विभिन्न योजक विकल्पों की बिजली की खपत की तुलना।
स्रोत - ए। ताहरिम et.al., "16 एनएम प्रक्रिया प्रौद्योगिकी में सबथ्रेशोल्ड क्षेत्र के लिए 1-बिट FinFET पूर्ण योजक कोशिकाओं के डिजाइन और प्रदर्शन विश्लेषण", नैनोमटेरियल्स, 2015 के जर्नल

FinFET में, चैनल समतल नहीं है और सीधे सब्सट्रेट की सतह के नीचे स्थित है, लेकिन सतह के ऊपर फैला हुआ और तीन तरफ से शटर से घिरा हुआ एक ऊर्ध्वाधर फिन (फिन है) फिन बनाता है। इस प्रकार, नाली और स्रोत के बीच का पूरा स्थान एक शटर द्वारा नियंत्रित किया जाता है, और स्थैतिक रिसाव बहुत कम हो जाते हैं। बड़े पैमाने पर उत्पादित होने वाले पहले FinFETs 22 एनएम के डिजाइन मानकों पर इंटेल थे, बाकी को अन्य शीर्ष निर्माताओं द्वारा खींचा गया था, जैसे कि ग्लोबल फाउंड्री (पूर्व एएमडी) के रूप में केएनआई एपोलॉजिस्ट।

FinFET, , , FinFET c , , , « », .


15. (5T-9T) FinFET. — M. Ansari et. al., «A near-threshold 7T SRAM cell with high write and read margins and low write time for sub-20 nm FinFET technologies», the VLSI Journal on Integration, Volume 50, June 2015.

FinFET. , ? , , , - . ?


16. 14-16 .
— the ConFab 2016 conference proceedings.

, 16 FinFET , 20-25 , . , . , : , , — , . : Intel 16 nm ( !) .


17. 14 Intel.
— wikichip.org

, , , , , . , , - , , , , , , , , -. , , TSMC 7 , Intel 10 , , 7 TSMC 10 Intel — , .

? , . , « ?» , , , . 450 , EUV- ( ), , , . , , , . , TSMC , 3D-. «» 3D-, , , , .