QDR4 विश्लेषण के लिए हाइपरलिंक्स डीडीआर विज़ार्ड का उपयोग करने के लिए उपयोगी टिप्स

क्वाड डेटा रेट (QDR-IV) नेटवर्क अनुप्रयोगों के लिए एक उच्च-प्रदर्शन मेमोरी मानक है और यह अगली पीढ़ी के नेटवर्क डिवाइस, संचार उपकरण और कंप्यूटिंग सिस्टम के लिए आदर्श है।

QDR-IV SRAM में डेटा अखंडता सुनिश्चित करने के लिए एक अंतर्निहित त्रुटि का पता लगाने और सुधार (ECC) इकाई है। यह इकाई सभी एकल-बिट मेमोरी त्रुटियों को संसाधित करने में सक्षम है, जिसमें कॉस्मिक किरणों और अल्फा कणों के कारण शामिल हैं। नतीजतन, मेमोरी मॉड्यूल में 0.01 विफलताओं / एमबी से अधिक की कोई प्रोग्राम त्रुटि दर (SER) होगी। QDR-IV एक प्रोग्रामेबल एड्रेस पैरिटी फंक्शन से लैस है जो एड्रेस बस में डेटा अखंडता सुनिश्चित करता है।

QDR SRAM मेमोरी की विशिष्ट विशेषताएं:

• एकीकृत त्रुटि सुधार मॉड्यूल डेटा अखंडता सुनिश्चित करता है और सॉफ्टवेयर त्रुटियों को समाप्त करता है
• मॉड्यूल दो संस्करणों में उपलब्ध हैं: QDR-IV HP (डेटा दर 1334 Mtrans / s) और QDR-IV XP (डेटा दर 2132 Mtrans / s)
• दो स्वतंत्र द्विदिश DDR1 मेमोरी डेटा पोर्ट
• इनपुट और आउटपुट लाइनों को जोड़ने के दौरान शोर को कम करने के लिए बस उलटा कार्य
• इंटीग्रेटेड नेगोशिएशन स्कीम (ODT) बोर्ड की जटिलता को कम करती है
• सिग्नल कैप्चरिंग के समय को सुधारने के लिए तिरछा प्रशिक्षण
• I / O सिग्नल स्ट्रेंथ: 1.2V से 1.25V (हाई स्पीड ट्रांसीवर लॉजिक (HSTL) / टर्मिनेटेड लॉजिक (SSTL)), 1.1V to 1.2V (POD2)
• 361 पिन FCBGA3 पैकेज
• बस की चौड़ाई: x18, x36 बिट

परिचय

DDRx विज़ार्ड हाइपरलिंक्स में उपयोग में आसान उपकरण है जो आपको टेम्पोरल वेवफॉर्म को नियंत्रित करने और मानक DDR JEDEC प्रोटोकॉल की सिग्नल अखंडता का विश्लेषण करने की अनुमति देता है। DDRx विज़ार्ड को “क्या हुआ अगर” परिदृश्य के अनुसार, और पूरी तरह से ट्रैन्ड बोर्ड पर पूर्व-टोपोलॉजिकल विश्लेषण के चरण में लॉन्च किया जा सकता है। इसके अलावा, टूल आपको प्रमुख चिप आपूर्तिकर्ताओं द्वारा बनाए गए अधिकांश मॉडल प्रारूपों को आयात करने की अनुमति देता है।

DDRx विज़ार्ड आपको सिग्नल अखंडता के अनुपालन के लिए मेमोरी बस के सभी बिट्स की जांच करने की अनुमति देता है, साथ ही संकेतों के साथ सिंक्रनाइज़ेशन की आवश्यकताओं के अनुपालन के लिए। यह आलेख QDR4 प्रोटोकॉल (छवि 1) को लागू करने वाली परियोजनाओं का विश्लेषण करने के लिए इंटरैक्टिव सहायक के उपयोग का विस्तार करेगा।


अंजीर। 1. मॉड्यूल CY7C4142KV13 (क्लिक करने योग्य) के उदाहरण पर QDR की आंतरिक वास्तुकला

हाइपरलिंक्स DDRx WIZARD में पहले QDR-IV देखें

QDR-IV प्रोटोकॉल एक डेटा स्ट्रोब सिग्नल के दो यूनिडायरेक्शनल जोड़े को परिभाषित करता है: एक डेटा पढ़ने के लिए, दूसरा लेखन के लिए, जो एक दूसरे ऑपरेशन से स्वतंत्र समर्थन करते हैं और एक साथ पढ़ने और ऑपरेशन लिखने के लिए, और पोर्ट अलग-अलग आवृत्तियों (छवि 2) पर काम कर सकते हैं। इस प्रकार, एक खराबी का खतरा पूरी तरह से समाप्त हो जाता है।


अंजीर। 2. QDR SRAM आर्किटेक्चर में अलग-अलग रीड एंड राइट पोर्ट की उपलब्धता

इस प्रोटोकॉल के लिए, DDRx जादूगर डेटा पढ़ने और लिखने के लिए अलग-अलग फाटकों का उपयोग करेगा। QDR IV आमतौर पर x36 या x18 बिट बस (चित्र 3 ए और 3 बी देखें) का उपयोग करके कार्यान्वित किया जाता है।


DDRx विज़ार्ड तीन चरणों में QDR-IV सिमुलेशन सक्षम करता है:

• डेटा रीड वेरिफिकेशन
• डेटा रिकॉर्ड की जाँच करें
• पता / नियंत्रण बस की जाँच

चूँकि एड्रेस / कंट्रोल बस चेक को डेटा रीड / राइट चेक से स्वतंत्र रूप से किया जा सकता है, इस कदम से आप डेटा परीक्षण के किसी भी कदम के साथ इस समय को जोड़ सकते हैं। निम्नलिखित इन परीक्षणों के लिए सभी तीन परिदृश्यों का वर्णन करता है।

तकनीकी विशेषताएं

QDR-IV छद्म ओपन ड्रेन (POD) तकनीक और स्टब सीरीज टर्मिनेटेड लॉजिक (SSTL) समाप्ति तर्क (चित्र 4) का समर्थन करता है।


अंजीर। 4. POD और SSTL के बीच अंतर

उपयोग किए गए तर्क मानक के बावजूद, एलपीडीडीआर 3 को प्रौद्योगिकी (छवि 5) के रूप में चुनें, क्योंकि कोई वीएफआर प्रशिक्षण सहायता नहीं है, जैसा कि डीडीआर 4 के पीओडी मॉड्यूल के साथ है। इसके बजाय, Dref और Vinh / Vinl निश्चित मान का उपयोग किया जाता है, DDR3 और LPDDR3 के समान। चूंकि QDR-IV LPDDR3 जैसे पते के संकेतों के लिए एक दोहरी डेटा दर का उपयोग करता है, इसलिए यह अनुशंसा की जाती है कि आप इस विकल्प का चयन करें। अगला, उपयोगकर्ता डेटा ट्रांसफर दर दर्ज करें, उदाहरण के लिए, 1866 एमटी / एस या 2133 एमटी / एस, जहां एमटी / एस प्रति सेकंड मेगाट्रांसफर की संख्या (मेगाट्रांसफर प्रति सेकंड) है।


अंजीर। 5. मानक तर्क की पसंद

डेटा सिग्नल: ऑपरेशन पढ़ें

डेटा सिग्नल रीड ऑपरेशंस के लिए, DRAM डिफरेंशियल स्ट्रोब QK सिग्नल के साथ मिलकर DQ सिग्नल को कंट्रोल करेगा। इस प्रकार, सेटअप डेटा रीडिंग ऑपरेशन पर केंद्रित है, और संबंधित क्यूके गेट को आवश्यक सर्किट (सिग्नल) प्रदान करता है।
नेट टू सिम्यूलेट सेक्शन (चित्र 6) में, " केवल चक्र पढ़ें " बॉक्स को चेक करें। क्लॉक-टू-स्ट्रोब और एड्रेस चेक चेकबॉक्स वैकल्पिक हैं।

इसके अलावा, समय-समय पर Vmeasure चेकबॉक्स में भिन्नता के लिए मुआवजा सिग्नल लॉन्च स्की की स्थापना की जांच करें।


अंजीर। 6. डेटा पढ़ना

सुनिश्चित करें कि सभी आवश्यक डेटा स्टाइल्स चुने गए हैं (चित्र 7)।
डेटा नेट अनुभाग में, सत्यापित करें कि प्रत्येक सिग्नल प्रत्येक गेट से सही ढंग से मेल खाता है। कृपया ध्यान दें कि x18 और x36 बिट बसों के लिए सिग्नल अलग-अलग हैं, इसलिए सुनिश्चित करें कि पिनआउट आपके केस (छवि 8 ए और 8 बी) के लिए सही है।


अंजीर। 7. डेटा स्ट्रोब पढ़ना


अंजीर। 8a। 36-बिट बस के लिए सिग्नल ग्रुप


अंजीर। 8b। 18-बिट बस के लिए सिग्नल समूह

समानांतर बस परीक्षण आमतौर पर स्ट्रोब और सिग्नल के बीच के समय को निर्धारित / पकड़ कर किया जाता है। इन सभी आवश्यकताओं, अन्य अस्थायी मूल्यों के अलावा, परिणामों को सत्यापित करने के लिए DDRx विज़ार्ड द्वारा आवश्यक हैं। ये मूल्य माइक्रोचिप से माइक्रोचिप तक भिन्न हो सकते हैं; इसलिए, यह अनुशंसा की जाती है कि आप उन मूल्यों को दर्ज करें जो एक विशिष्ट मेमोरी डिवाइस पर लागू होते हैं। इसके अलावा, LPDDR3 के लिए डिफ़ॉल्ट समय की जानकारी QDR-IV के साथ संगत नहीं है। तो, QDR-IV के लिए सभी समय की जानकारी दर्ज की जानी चाहिए और आपकी चिप के लिए दस्तावेज़ से मेल खाना चाहिए।

यह या तो टाइमिंग विज़ार्ड (छवि 9) का उपयोग करके किया जा सकता है, जो उपयोगकर्ता को अस्थायी मूल्यों के बाद की पीढ़ी के लिए कई रूपों को भरने के लिए संकेत देता है, या आप अपने नियंत्रक और DRAM के अनुरूप .V सिंक्रनाइज़ेशन फ़ाइलों को संपादित कर सकते हैं।


अंजीर। 9. समय मूल्यों को निर्धारित करना

कृपया ध्यान दें : चूंकि एलपीडीडीआर 3 मोड में सिमुलेशन किया जाता है, इसलिए परिणाम के अनुसार व्याख्या की जानी चाहिए।

डेटा सिग्नल: ऑपरेशन लिखें

डेटा राइट ऑपरेशन और इसका विश्लेषण ऊपर वर्णित रीड ऑपरेशन के विश्लेषण के समान है। लेकिन दो प्रमुख अंतर हैं जिन पर अब हम विचार करेंगे। इन दो बारीकियों के अपवाद के साथ, डेटा रीडिंग ऑपरेशन के लिए उठाए गए कदमों को डेटा लेखन का अनुकरण करने के लिए दोहराया जा सकता है।

नेट टू सिम्यूलेट सेक्शन (चित्र 10) में, सुनिश्चित करें कि केवल चक्र का चयन करें।

एड्रेस सिग्नल राइट ऑपरेशंस का अनुकरण करना भी संभव है। और यह सुनिश्चित करना न भूलें कि समय-समय पर Vmeasure द्वारा चेक किए गए चेकबॉक्स में भिन्नता के लिए Compensate Skew Launch को चेक किया गया है ।


अंजीर। 10. डेटा रिकॉर्डिंग

सुनिश्चित करें कि सही गेट्स डेटा स्ट्रोब सेक्शन (चित्र 11) में चुने गए हैं। रीड ट्रांजेक्शन और राइट ट्रांजैक्शन के बीच का मुख्य अंतर डेटा को सिंक्रोनाइज़ करने के लिए उपयोग किया जाने वाला स्ट्रोब है; यह स्ट्रोब डेटा रीड ऑपरेशन (चित्र 12 और 13) के लिए उपयोग किए जाने वाले स्ट्रोब से अलग है।


अंजीर। 11. रिकॉर्ड डेटा के द्वार


अंजीर। 12. सिग्नल स्ट्रोब सिग्नल समूह (36-बिट बस)


अंजीर। 13. सिग्नल स्ट्रोब सिग्नल समूह (18-बिट बस)

बस का पता, कमान और नियंत्रण

QDR-IV नियंत्रण संकेतों, पता और कमांड संकेतों का चयन करने के लिए CK / CK # डिफरेंशियल लॉक का उपयोग करता है। सीके सिग्नल के अग्रणी किनारे का उपयोग पोर्ट ए के बारे में जानकारी दर्ज करने के लिए किया जाता है, और ट्रेलिंग एज का उपयोग पोर्ट बी के बारे में जानकारी का चयन करने के लिए किया जाता है।

संकेत की अखंडता को ध्यान में रखते हुए, पता लाइनों की तरंगों को घड़ी की संकेत के अग्रणी और पीछे के किनारों की स्थापना आवश्यकताओं और देरी को पूरा करना होगा। यह LPDDR3 के व्यवहार के समान है।

सिग्नल एलडीए #, एलडीबी #, आरडब्ल्यूए # और आरडब्ल्यूबी # समान डेटा दर (एकल-डेटा-दर) पर सिंक्रनाइज़ हैं । इसका मतलब यह है कि ये संकेत केवल घड़ी दालों के दो मोर्चों में से एक पर सिंक्रनाइज़ हैं। सिग्नल एलडीए # और आरडब्ल्यूए # घड़ी के बढ़ते किनारे पर सिंक्रनाइज़ किए जाते हैं, और सिग्नल एलडीबी # और आरडब्ल्यूबी # गिरने वाले किनारे पर हैं।

ब्लॉक मोटे तौर पर सममित हैं - सामने का अंतर सामने पीछे से बहुत अलग नहीं है। इसका मतलब यह है कि सिग्नल अखंडता सुनिश्चित करने के लिए, एलडीबी # और आरडब्ल्यूबी # के लिए समय मान लगभग समान होना चाहिए, यदि समान नहीं है, जब घड़ी के बढ़ते या गिरने वाले किनारों पर नमूना लेना है। LPDDR3 नियंत्रण संकेत भी केवल बढ़ते किनारे पर सिंक्रनाइज़ किए जाते हैं।

निम्नलिखित कदम QDR-IV का उपयोग करते हुए एड्रेस बस, कमांड और कंट्रोल बस सिमुलेशन के लिए विशिष्ट हैं।

यह सुनिश्चित करें कि नेट्स में सिमिकेट सेक्शन को एड्रेस, कमांड और कंट्रोल टाइमिंग (घड़ियों के सापेक्ष) चेकबॉक्स चुना गया है (चित्र 14)।


अंजीर। 14. बॉक्स एड्रेस, कमांड और कंट्रोल टाइमिंग की जांच करें

क्लॉक नेट्स सेक्शन में, सुनिश्चित करें कि क्लॉक सिग्नल्स CK / CK # की अंतर जोड़ी चुनी गई है (चित्र 15)।


अंजीर। 15. अंतर घड़ी की पसंद

Addr / Comm Nets सेक्शन में, सुनिश्चित करें कि बिट्स A [20: 0] को x36 बिट्स और बिट्स A [19: 0] वाले डिवाइसेस के लिए चुना गया है, जिन्हें X18 बिट्स वाले डिवाइसेस के लिए चुना गया है। इसके अलावा, एपी और एआईएनवी सिग्नल (छवि 16 और 17) सेट करें।


अंजीर। 16. x36- बिट बसों के लिए सेटिंग्स


अंजीर। 17. x18- बिट बसों के लिए सेटिंग्स

नियंत्रण जाल अनुभाग में, एलडीए #, एलडीबी #, आरडब्ल्यूए # और आरडब्ल्यूबी # सिग्नल (चित्र 18) का चयन करें।


अंजीर। 18. नियंत्रण संकेत

डेटा सिग्नल मॉडलिंग के साथ, सुनिश्चित करें कि आप समय सीमा के साथ सही फ़ाइलों का उपयोग कर रहे हैं। बाकी मॉडलिंग और परिणामों का मूल्यांकन LPDDR3 के समान है।

"हाइपरलिंक्स DDRx रिपोर्ट परिणामों की व्याख्या"

निष्कर्ष

इस लेख में दिए गए सरल निर्देशों का पालन करके, आप QDR-IV बसों का अनुकरण और परीक्षण करने के लिए DDRx विज़ार्ड हेल्पर पैकेज का उपयोग कर सकते हैं।

मुझे उम्मीद है कि यह मैनुअल किसी के लिए उपयोगी होगा।
साभार, फिलिपोव बोगदान ( pbo )

इस अवसर को लेते हुए, मैं REU के डेवलपर्स को नैनोसॉफ्ट और मेंटर द्वारा आयोजित एक संगोष्ठी में आमंत्रित करना चाहता हूं: ग्राफिक्स

"मेंटर ग्राफिक्स से इलेक्ट्रॉनिक डिवाइस डिजाइन समाधान की एक नई पीढ़ी"