दो बिट्स प्रति ट्रांजिस्टर: इंटेल 8087 फ्लोटिंग-पॉइंट चिप में उच्च-घनत्व रॉम

फ़्लोटिंग पॉइंट ऑपरेशन करते समय 8086/8088 लाइन प्रोसेसर (जैसे IBM PC) के साथ PC के प्रदर्शन को बेहतर बनाने के लिए 1980 में Intel ने 8087 चिप विकसित की। चूंकि पहले माइक्रोप्रोसेसरों को पूर्णांक के साथ संचालन करने के लिए डिज़ाइन किया गया था, इसलिए फ़्लोटिंग पॉइंट नंबरों के साथ संचालन का निष्पादन धीमा था, जो कि ट्रान्सोनोमेट्रिक फ़ंक्शन या लॉगरिथम जैसे ट्रान्सेंडैंटल ऑपरेशन के प्रदर्शन के बारे में कहना है। कोपरोसेसर 8087 ने फ्लोटिंग पॉइंट कार्यों को करने की गति में काफी वृद्धि की, सब कुछ लगभग 100 गुना तेजी से किया गया। 8087 वास्तुकला को बाद के इंटेल प्रोसेसर में भी लागू किया गया था, और 8087 के निर्देश अभी भी आधुनिक x86 पीसी में उपयोग किए जाते हैं। 1980 में इंटेल ने 8087 चिप पेश की, जिसे 8086 और 8088 प्रोसेसर पर फ्लोटिंग पॉइंट कंप्यूटिंग के प्रदर्शन में सुधार करने के लिए डिज़ाइन किया गया था।


क्योंकि शुरुआती माइक्रोप्रोसेसरों ने केवल पूर्णांकों के साथ काम किया था, फ़्लोटिंग-पॉइंट अंकगणित धीमा था, और ट्रिगर्स या लॉगरिथम जैसे ट्रान्सेंडैंटल ऑपरेशन भी बदतर दिखे। सिस्टम में 8087 गणितीय कोप्रोसेसर को जोड़ने से हमें फ्लोटिंग-पॉइंट ऑपरेशन को 100 गुना तेज करने की अनुमति मिली। 8087 वास्तुकला बाद में इंटेल प्रोसेसर का हिस्सा बन गया, और 8087 निर्देश (हालांकि पुराना) अभी भी आधुनिक x86 डेस्कटॉप का हिस्सा है।

8087 चिप ने मूल आईबीएम पीसी के लिए तेजी से फ्लोटिंग पॉइंट अंकगणित प्रदान किया और आज इस्तेमाल किए गए x86 आर्किटेक्चर का हिस्सा बन गया। 8087 की असामान्य विशेषताओं में से एक बहु-स्तरीय रॉम (रीड-ओनली मेमोरी) है, जो प्रति ट्रांजिस्टर दो बिट्स को संग्रहीत करने में सक्षम है, जो एक पारंपरिक रॉम का घनत्व दोगुना है। बाइनरी डेटा संग्रहीत करने के बजाय, 8087 ROM में प्रत्येक सेल ने चार अलग-अलग मूल्यों में से एक को बचाया, जो तब दो बिट्स में डिकोड किया गया था। चूंकि 8087 में माइक्रोकोड (1) के लिए बड़ी मात्रा में ROM की आवश्यकता थी, और चिप पर ट्रांजिस्टर की संख्या बहुत सीमित थी, समस्या को हल करने के लिए इंटेल ने एक असामान्य तकनीक का उपयोग किया। इस आलेख में, मैं बताऊंगा कि इंटेल ने इस स्तरित रॉम को कैसे लागू किया।

मैंने 8087 चिप खोली और इसे माइक्रोस्कोप से नीचे की तस्वीर के साथ फोटो खींचा। फोटो में, मैंने अपने स्वयं के रिवर्स इंजीनियरिंग (छवि को बड़ा करने के लिए क्लिक करें) के आधार पर मुख्य कार्यात्मक ब्लॉकों का संकेत दिया। प्रोसेसर मैट्रिक्स 8087 काफी जटिल है, जिसमें 40,000 ट्रांजिस्टर (2) हैं। 8087 80-बिट फ़्लोटिंग पॉइंट नंबरों का उपयोग करता है: मंटिसा के लिए 64 बिट्स आरक्षित हैं, 15 बिट एक्सपोर्टर के लिए हैं, और दूसरे हस्ताक्षरित बिट हैं। (10 के आधार के साथ एक संख्या का उदाहरण: 6.02 × 1023 के बीच, 6.02 मंटिसा है और 23 प्रतिपादक है)। तस्वीर के निचले भाग में, शब्द "अंश प्रसंस्करण" मंटिसा के लिए योजना का हिस्सा है। बाएं से दाएं, इसमें शामिल हैं: निरंतर भंडारण, 64-बिट शिफ्ट, 64-बिट योजक / घटाव, और रजिस्टर स्टैक। प्रतिपादक के प्रसंस्करण के लिए एक छोटी योजना है।


मुख्य कार्यात्मक ब्लॉकों के पदनाम के साथ इंटेल 8087 फ्लोटिंग पॉइंट ऑपरेशंस के लिए गणितीय कोप्रोसेसर चिप

8087 पर निर्देश को निष्पादित करने के लिए कई चरणों की आवश्यकता होती है, और कुछ मामलों में 1000 से अधिक। 8087 फर्मवेयर ने प्रत्येक चरण में निम्न-स्तरीय संचालन निर्धारित करने के लिए माइक्रोकोड का उपयोग किया: शिफ्ट्स, इंक्रीमेंट, मेमोरी सैंपल, रीडिंग कॉन्स्टेंट, आदि। आप माइक्रोकोड को एक साधारण प्रोग्राम के रूप में देख सकते हैं। microcommand के रूप में लिखा गया है, जिसमें प्रत्येक microcommand चिप के विभिन्न घटकों के लिए नियंत्रण संकेत उत्पन्न करता है। ऊपर दी गई तस्वीर माइक्रोएरो प्रोग्राम 8087 के साथ एक रॉम दिखाती है। रॉम चिप के एक बड़े हिस्से पर कब्जा कर लेता है, स्पष्ट रूप से दिखा रहा है कि कॉम्पैक्ट मल्टी-लेवल रॉम क्यों आवश्यक था। रोम के बाईं ओर "इंजन" है जिस पर माइक्रोकोड प्रोग्राम लॉन्च किया गया था, वास्तव में, एक साधारण प्रोसेसर।

8087 में 8086 प्रोसेसर के साथ एक सहसंयोजक के रूप में काम किया। जब 8086 में एक विशेष फ्लोटिंग पॉइंट इंस्ट्रक्शन का पता चला, तो प्रोसेसर ने इसे अनदेखा कर दिया और 8087 को समानांतर में निर्देश को निष्पादित करने की अनुमति दी। मैं 8087 के आंतरिक कामकाज के बारे में विस्तार से नहीं बताऊंगा, लेकिन, संक्षेप में, फ्लोटिंग पॉइंट ऑपरेशंस को पूर्णांक जोड़ / घटाव और शिफ्ट ऑपरेशन का उपयोग करके लागू किया गया था। दो फ़्लोटिंग-पॉइंट नंबरों को जोड़ने या घटाने के लिए, 8087 ने द्विआधारी सीमांकक (यानी, दशमलव विभाजक एक अल्पविराम है, लेकिन बाइनरी सिस्टम में) के बराबर होने पर संख्या का एक बिट शिफ्ट किया, और फिर मंटिसा को जोड़ा या घटाया। गुणन, विभाजन और वर्गमूल को बार-बार बदलाव, परिवर्धन या घटाव द्वारा किया जाता था। ट्रान्सेंडैंटल ऑपरेशंस (टैन, आर्कटैन, लॉग, पॉवर) ने CORDIC एल्गोरिदम का इस्तेमाल किया, जो एक समय में एक सा प्रोसेसिंग करते हुए शिफ्ट और विशेष स्थिरांक के अतिरिक्त का उपयोग करते हैं। 8087 में भी कई विशेष मामलों का सामना करना पड़ा: अनन्तता, अतिप्रवाह, NaN (संख्या नहीं), निरूपित संख्याएँ, और कई गोलाई मोड। रोम में संग्रहीत माइक्रोकोड ने इन सभी कार्यों को नियंत्रित किया।

रॉम कार्यान्वयन

8087 चिप में एक छोटा सिलिकॉन मैट्रिक्स होता है, जिस पर वांछित अर्धचालक गुण प्राप्त करने के लिए स्थानों में अशुद्धियों के साथ सिलिकॉन को डोप किया जाता है। पॉलीसिलिकॉन (एक विशेष प्रकार का सिलिकॉन) सिलिकॉन सतह पर लागू होता है, जो तारों और ट्रांजिस्टर बनाता है। और अंत में, सिलिकॉन के ऊपर एक धातु की परत काम कर रहे विद्युत सर्किट को पूरा करती है। नीचे दी गई तस्वीर में, बाईं ओर, चिप का एक छोटा सा हिस्सा दिखाया गया है, जैसा कि माइक्रोस्कोप के नीचे दिखाई देता है, जिसमें एक पीले रंग की धातु की वायरिंग दिखाई देती है। तस्वीर के दाईं ओर, धातु को एसिड के साथ हटा दिया गया था, जो पॉलीसिलिकॉन और सिलिकॉन को उजागर कर रहा था। जब पॉलीसिलिकॉन सिलिकॉन को पार करता है, तो एक ट्रांजिस्टर बनता है। गुलाबी क्षेत्र डॉप्ड सिलिकॉन हैं, और पतली ऊर्ध्वाधर रेखाएं पॉलीसिलिकॉन हैं। छोटे घेरे सिलिकॉन और धातु की परतों के बीच संपर्क होते हैं, उन्हें एक साथ जोड़ते हैं।


Intel 8087 FPU में ROM संरचना। धातु की परत बाईं ओर, और दाईं ओर पॉलीसिलिकॉन और सिलिकॉन दिखाई जाती है।

हालांकि रोम के निर्माण के कई तरीके हैं, मानक तरीका "सेल" का ग्रिड बनाना है जहां प्रत्येक सेल एक बिट को स्टोर करता है। प्रत्येक कोशिका में एक ट्रांजिस्टर हो सकता है (जिसका अर्थ है 0 बिट्स) या एक ट्रांजिस्टर नहीं है, जिसका अर्थ है 1 बिट। ऊपर की छवि में, आप ट्रांजिस्टर के साथ कोशिकाओं का एक ग्रिड देख सकते हैं (जहां पॉलीसिलिकॉन सिलिकॉन पर लागू होता है) और लापता ट्रांजिस्टर (जहां सिलिकॉन में अंतराल होते हैं)। रॉम से जानकारी पढ़ने के लिए, इस कॉलम में संग्रहीत बिट्स का चयन करने के लिए एक कॉलम चयन लाइन सक्रिय है (पते के आधार पर) और आउटपुट पर प्रत्येक पंक्ति से एक बिट प्राप्त करें। आप पॉलीसिलिकॉन के ऊर्ध्वाधर कॉलम चयन लाइनों (कॉलम सेलेक्ट लाइन्स), और ऊपर की फोटो में क्षैतिज धातु की पंक्तियों को देख सकते हैं। डोप किए गए सिलिकॉन की ऊर्ध्वाधर रेखाएं जमी हुई हैं।

नीचे दिए गए आरेख (4x4 ROM सेगमेंट के अनुरूप) बताते हैं कि ROM कैसे कार्य करता है। प्रत्येक कोशिका में या तो एक ट्रांजिस्टर (काला) होता है, या एक ट्रांजिस्टर (ग्रे आउट) नहीं होता है। जब वोल्टेज को पॉलीसिलिकॉन कॉलम चयन लाइन पर लागू किया जाता है, तो इस कॉलम में ट्रांजिस्टर चालू धातु पंक्तियों को चालू करते हैं। (इस मामले में, NMOS ट्रांजिस्टर एक गेट की तरह है जो इनपुट 0 है, और इनपुट 1 है तो बंद है।) सर्किट की धातु "पंक्तियाँ" चयनित "कॉलम" में संग्रहीत डेटा को आउटपुट करती है।


स्कीम 4x4 रोम खंड

स्तंभ चयन संकेत एक विकोडक सर्किट द्वारा उत्पन्न होते हैं। चूंकि यह सर्किट NOR वाल्वों से निर्मित है, मैं पहले वाल्वों के डिजाइन की व्याख्या करूंगा। नीचे दिए गए आरेख चार ट्रांजिस्टर से बने चार-इनपुट एनआर गेट और एक पुल-अप रेसिस्टर को दर्शाते हैं (हालांकि वास्तव में, एक विशेष ट्रांजिस्टर अवरोधक का कार्य करता है)। सर्किट के बाईं ओर, सभी इनपुट 0 हैं, इसलिए सभी ट्रांजिस्टर बंद हो जाते हैं, और पुल-अप रोकनेवाला आउटपुट सिग्नल को "उच्च" स्तर पर बनाए रखता है। ट्रांजिस्टर को चालू करते हुए दाईं ओर 1 इनपुट में से एक पर लागू किया गया था। ट्रांजिस्टर को आधार बनाया गया है, इसलिए आउटपुट सिग्नल अब "निम्न" स्तर पर है। इस प्रकार, यदि कोई इनपुट उच्च (1) है, तो आउटपुट कम (0) है। तो यह सर्किट NOR वाल्व को लागू करता है।


4-रास्ता NOR फाटक NMOS ट्रांजिस्टर से बनाया गया है

स्तंभ चयन डिकोडर सर्किट आने वाले पते बिट्स प्राप्त करता है और इसी चयन लाइन को सक्रिय करता है। डिकोडर में प्रत्येक कॉलम के लिए 8-इनपुट NOR गेट, यानी प्रत्येक पते के लिए एक NOR गेट होता है। फोटो दो NOR तत्वों को दिखाता है जो कॉलम चयन सिग्नल उत्पन्न करते हैं (सादगी के लिए, मैं 8 इनपुटों में से केवल चार दिखाऊंगा)। प्रत्येक स्तंभ इनपुट के रूप में एड्रेस लाइन्स और गद्देदार एड्रेस लाइन्स के एक अलग संयोजन का उपयोग करता है, एक अलग एड्रेस का चयन करता है। पता लाइनें एक धातु की परत में हैं, जिसे नीचे दी गई तस्वीर में हटा दिया गया है; पता लाइनों को हरे रंग में हाइलाइट किया गया है। स्तंभ से जुड़े पते को निर्धारित करने के लिए, प्रत्येक ट्रांजिस्टर से जुड़े वर्ग पिन को देखें और ध्यान दें कि कौन सी पता लाइनें जुड़ी हुई हैं। यदि किसी स्तंभ के ट्रांजिस्टर से जुड़ी सभी पता लाइनें निम्न (0) स्तर पर हैं, तो NOR गेट उस कॉलम का चयन करेगा।


पता डिकोडर का हिस्सा। पता डिकोडर ROM में अजीब कॉलम का चयन करता है, दाएं से बाएं गिनती करता है। शीर्ष पर स्थित नंबर प्रत्येक आउटपुट से जुड़े पते को दिखाते हैं।

नीचे दी गई तस्वीर NOR गेट्स के लिए सभी 8 इनपुट के साथ ROM डिकोडर का एक छोटा सा हिस्सा दिखाती है। आप पता बार में कनेक्शन की सावधानीपूर्वक जांच करके द्विआधारी पते पढ़ सकते हैं। बाइनरी पैटर्न पर ध्यान दें: a1 प्रत्येक स्तंभ में परिवर्तन मान जोड़ता है, a2 प्रत्येक दो कॉलम में वैकल्पिक रूप से जुड़ता है, a3 प्रत्येक चार कॉलम में शामिल होता है, आदि A0 तय होता है क्योंकि यह डिकोडर सर्किट विषम कॉलम का चयन करता है; एक समान ROM सर्किट भी पते का चयन करता है (चिप पर फिट होने के लिए डिकोडर के लिए ऐसा अलगाव आवश्यक था, क्योंकि डिकोडर का प्रत्येक स्तंभ रोम सेल से दोगुना चौड़ा है)।


ROM माइक्रोकोड 8087 के लिए एड्रेस डिकोडर का हिस्सा। डिकोडर 8-बिट एड्रेस को कॉलम सिलेक्शन सिग्नल में बदल देता है

ROM का अंतिम घटक मल्टीप्लेक्सर्स का एक सेट है जो 64 आउटपुट लाइनों को 8 लाइनों तक कम करता है। प्रत्येक 8-टू -1 मल्टीप्लेक्स अपने 8 आदानों में से एक को पते के आधार पर चुनता है। नीचे दिए गए आरेख में 8087 प्रोसेसर लाइन मल्टीप्लेक्सर्स में से एक दिखाया गया है, जो आठ बड़े पास-थ्रू ट्रांजिस्टर से बना है, जिनमें से प्रत्येक "लाइन" लाइनों में से एक से जुड़ा हुआ है। सभी ट्रांजिस्टर आउटपुट से जुड़े होते हैं, इसलिए जब चयनित ट्रांजिस्टर चालू होता है, तो यह आउटपुट पर अपने इनपुट को स्थानांतरित करता है। मल्टीप्लेक्स ट्रांजिस्टर रोम के सिग्नल विरूपण को कम करने के लिए रोम में ट्रांजिस्टर की तुलना में बहुत अधिक हैं। एक डिकोडर (पहले माना जाता है, लेकिन छोटे के समान) तीन पता लाइनों से आठ मल्टीप्लेक्स नियंत्रण लाइनें उत्पन्न करता है।


ROM में 8-पंक्ति मल्टीप्लेक्सर्स में से एक। यहां आप (पाली) सिलिकॉन की परतों को देख सकते हैं, जिसमें नारंगी रंग के धातु के यौगिक हैं

संक्षेप में, ROM एक ग्रिड में बिट्स को संग्रहीत करता है। यह ग्रिड में एक कॉलम का चयन करने के लिए आठ पता बिट्स का उपयोग करता है। फिर पते के तीन बिट्स "लाइनों" से वांछित आठ आउटपुट का चयन करते हैं।

स्तरित रोम

अब तक, मैंने एक विशिष्ट ROM उपकरण की व्याख्या की है जो प्रति सेल एक बिट स्टोर करता है। तो कैसे 8087 प्रति सेल दो बिट्स को स्टोर करने में सक्षम था? यदि आप ध्यान से देखें, तो 8087 ROM माइक्रोकोड में चार अलग-अलग आकार के ट्रांजिस्टर शामिल हैं - यदि आप एक ट्रांजिस्टर की अनुपस्थिति को आकार (6) में से एक मानते हैं। प्रत्येक ट्रांजिस्टर के लिए चार विकल्पों के साथ, एक सेल दो बिट्स को एनकोड कर सकता है, लगभग घनत्व (7) को दोगुना कर सकता है। वर्तमान खंड बताता है कि कैसे ट्रांजिस्टर के चार आकार चार अलग-अलग धाराओं को उत्पन्न करते हैं, और चिप के एनालॉग और डिजिटल सर्किट इन धाराओं को दो बिट में कैसे परिवर्तित करते हैं।


माइक्रोकोड रोम 8087 का एक माइक्रोग्राफ चार अलग-अलग आकार के ट्रांजिस्टर दिखाता है। यह ROM को प्रति सेल दो बिट्स स्टोर करने की अनुमति देता है।

ट्रांजिस्टर का आकार ट्रांजिस्टर (8) के माध्यम से वर्तमान को नियंत्रित करता है। एक महत्वपूर्ण ज्यामितीय कारक विभिन्न सिलिकॉन चौड़ाई (गुलाबी) है, जहां यह पॉलीसिलिकॉन (ऊर्ध्वाधर लाइनों) के साथ अंतर करता है, विभिन्न गेट चौड़ाई के साथ ट्रांजिस्टर बनाता है। चूंकि गेट की चौड़ाई ट्रांजिस्टर के माध्यम से वर्तमान को नियंत्रित करती है, ट्रांजिस्टर के चार आकार चार अलग-अलग धाराओं को उत्पन्न करते हैं: सबसे बड़ा ट्रांजिस्टर वर्तमान के अधिकांश भाग से गुजरता है, और यदि कोई ट्रांजिस्टर नहीं है तो कोई भी वर्तमान प्रवाह नहीं है।

ROM करंट को कुछ ही स्टेप्स में बिट्स में बदल दिया जाता है। सबसे पहले, एक पुल-अप रोकनेवाला वर्तमान को वोल्टेज में परिवर्तित करता है। फिर, तीन तुलनित्र डिजिटल सिग्नल उत्पन्न करने के लिए संदर्भ वोल्टेज के साथ वोल्टेज की तुलना करते हैं, यह निर्धारित करते हैं कि कौन सा वोल्टेज अधिक / कम है। अंत में, तर्क द्वार, तुलनित्र के आउटपुट संकेतों को दो आउटपुट बिट्स में परिवर्तित करते हैं। यह पैटर्न आठ बार दोहराया जाता है, आउटपुट पर कुल 16 बिट्स उत्पन्न करता है।


ROM सेल से दो बिट्स पढ़ने की योजना

ऊपर दिया गया आरेख इन रूपांतरण चरणों को पूरा करता है। नतीजतन, ROM ट्रांजिस्टर में से एक "कॉलम" चयन लाइन और मल्टीप्लेक्सर (पहले चर्चा की गई) द्वारा चुना जाता है जो चार धाराओं में से एक उत्पन्न करता है। फिर, एक पुल-अप रोकनेवाला (12) ट्रांजिस्टर की धारा को वोल्टेज में परिवर्तित करता है, जिससे वोल्टेज चयनित ट्रांजिस्टर के आकार पर निर्भर करता है। कंपाइटर इस वोल्टेज की तुलना तीन संदर्भ वोल्टेज से करते हैं, और आउटपुट 1 अगर ROM वोल्टेज संदर्भ वोल्टेज से अधिक है। तुलना और संदर्भ वोल्टेज को सावधानीपूर्वक डिजाइन की आवश्यकता होती है, क्योंकि रोम वोल्टेज केवल 200 mV से भिन्न हो सकते हैं।

संदर्भ वोल्टेज ROM के अपेक्षित वोल्टेज मूल्यों के बीच बीच में है, जो कुछ वोल्टेज में उतार-चढ़ाव की अनुमति देता है। "कम" ROM वोल्टेज सभी संदर्भ वोल्टेज की तुलना में कम है, इसलिए सभी तुलनित्र 0. आउटपुट करेंगे। दूसरा ROM वोल्टेज Ref 0 की तुलना में अधिक है, इसलिए कम तुलनित्र आउटपुट 1। तीसरे ROM वोल्टेज में, निम्न दो तुलनित्र आउटपुट 1, और अधिकतम सभी तीन तुलनित्रों के आउटपुट में ROM वोल्टेज 1. इस प्रकार, तीन तुलनित्र ट्रांजिस्टर रोम के आधार पर चार अलग-अलग आउटपुट पैटर्न का उत्पादन करते हैं। तर्क तत्व तब तुलनित्र के आउटपुट को दो आउटपुट बिट्स (10) में परिवर्तित करते हैं।

तुलनात्मक डिजाइन इस मायने में दिलचस्प है कि यह एनालॉग और डिजिटल दुनिया के बीच एक सेतु है, जो 1 या 0 का उत्पादन करता है, यदि रॉम वोल्टेज संदर्भ वोल्टेज से अधिक या कम है। प्रत्येक तुलनित्र में एक अंतर एम्पलीफायर होता है जो ROM वोल्टेज और संदर्भ वोल्टेज के बीच अंतर को बढ़ाता है। डिफरेंशियल एम्पलीफायर का आउटपुट एक गेट को ड्राइव करता है जो आउटपुट को स्थिर करता है और इसे लॉजिक लेवल सिग्नल में परिवर्तित करता है। अंतर एम्पलीफायर (नीचे) एक मानक एनालॉग सर्किट है। वर्तमान स्रोत (नीचे प्रतीक) प्रत्यक्ष वर्तमान प्रदान करता है। यदि ट्रांजिस्टर में से एक में दूसरे की तुलना में एक उच्च इनपुट वोल्टेज है, तो अधिकांश वर्तमान इस ट्रांजिस्टर से गुजरता है। प्रतिरोधों के बीच वोल्टेज में गिरावट से आउटपुट कम हो जाएगा और अन्य आउटपुट अधिक हो जाएगा।


एक अंतर जोड़ी के संचालन को दर्शाने वाला एक आरेख। अधिकांश वर्तमान एक उच्च इनपुट वोल्टेज के साथ एक ट्रांजिस्टर के माध्यम से गुजरेंगे, जिसके परिणामस्वरूप एक कम आउटपुट सिग्नल होगा। नीचे दिया गया दोहरा वृत्त प्रतीक एक प्रत्यक्ष वर्तमान स्रोत I है

नीचे दी गई तस्वीर एक चिप पर तुलनाकर्ताओं में से एक दिखाती है; शीर्ष पर धातु की परत, नीचे की ओर ट्रांजिस्टर। मैं इस जटिल योजना के मुख्य बिंदुओं पर विचार करूंगा; विवरण के लिए नोट 12 देखें। ROM और मल्टीप्लेक्स से सिग्नल बाईं ओर सप्लाई होता है। एक पुल-अप सर्किट 12 वोल्टेज में करंट को परिवर्तित करता है। दो बड़े अंतर एम्पलीफायर ट्रांजिस्टर ROM वोल्टेज की तुलना संदर्भ वोल्टेज (ऊपर से इनपुट) से करते हैं। अंतर एम्पलीफायर से आउटपुट शटर सर्किट (फोटोग्राफ में बिखरे हुए) पर जाते हैं; शटर आउटपुट निचले दाएं कोने में है। विभेदक एम्पलीफायर और पुल-अप प्रतिरोधों का वर्तमान स्रोत घट-मोड ट्रांजिस्टर से बना है। प्रत्येक आउटपुट सर्किट में तीन आउटपुट तुलनित्र का उपयोग किया जाता है, जो कुल 24 तुलनित्र देता है।


8087 में तुलना करने वालों में से एक। चिप में मल्टीलेवल रॉम से बाइनरी डेटा में वोल्टेज के स्तर को परिवर्तित करने के लिए 24 तुलनित्र हैं

प्रत्येक संदर्भ वोल्टेज ध्यान से चयनित आकार के एक ट्रांजिस्टर और एक पुल-अप सर्किट द्वारा उत्पन्न होता है। वोल्टेज संदर्भ सर्किट को ROM के सिग्नल सर्किट के जितना संभव हो उतना करीब से डिज़ाइन किया गया है, ताकि चिप निर्माण में कोई भी परिवर्तन दोनों तत्वों को समान रूप से प्रभावित करे। संदर्भ वोल्टेज और रोम संकेत एक ही लोड सर्किट का उपयोग करते हैं। इसके अलावा, प्रत्येक संदर्भ वोल्टेज सर्किट में मल्टीप्लेक्स ट्रांजिस्टर के समान एक बहुत बड़ा ट्रांजिस्टर शामिल है, हालांकि संदर्भ सिग्नल सर्किट में कोई मल्टीप्लेक्सिंग नहीं है - केवल सर्किट के "मिलान" को सुनिश्चित करने के लिए। संदर्भ ट्रांजिस्टर (9) के आकार को छोड़कर तीन संदर्भ वोल्टेज सर्किट समान हैं।


एक सर्किट तीन संदर्भ वोल्टेज उत्पन्न करता है। संदर्भ ट्रांजिस्टर के आकार रोम ट्रांजिस्टर के आकार के बीच होते हैं। मैट्रिक्स के इस हिस्से से ऑक्साइड की परत पूरी तरह से नहीं हटाई गई थी, जिसके कारण फोटो में रंगीन ज़ुल्फ़ें दिखाई दीं

संपूर्ण पहेली को इकट्ठा करने के लिए, नीचे दी गई तस्वीर चिप (12) पर रोम माइक्रोकोड के घटकों का स्थान दिखाती है। ROM सर्किट के मुख्य भाग में ट्रांजिस्टर होते हैं जो डेटा को स्टोर करते हैं। कॉलम डिकोडर सर्किट रोम डेटा के ऊपर और नीचे स्थित है। एक बेहतर लेआउट के लिए स्तंभ चयन के आधे डिकोडर शीर्ष पर और आधे तल पर हैं। आउटपुट सर्किट दाईं ओर है। आठ मल्टीप्लेक्स ने 64 लाइनों को आठ से काट दिया। फिर आठ पंक्तियाँ तुलनित्रों में प्रवेश करती हैं, दाईं ओर रोम के आउटपुट में 16 बिट्स उत्पन्न करती हैं। तुलना के ऊपर संदर्भ सर्किट तीन संदर्भ वोल्टेज उत्पन्न करता है। नीचे दाईं ओर, एक छोटी लाइन डिकोडर मल्टीप्लेक्सर्स को नियंत्रित करती है।


इंटेल 8087 एफपीयू से फर्मवेयर रॉम मुख्य घटकों के साथ लेबल किया गया है

हालांकि शुरू में ऐसा लग सकता है कि एक बहु-स्तरीय ROM एक पारंपरिक ROM जितना ही आधा होगा, अतिरिक्त तुलनित्र सर्किट के कारण प्रभाव इतना ध्यान देने योग्य नहीं है, और क्योंकि कई आकारों का उपयोग करने की आवश्यकता के कारण ट्रांजिस्टर स्वयं थोड़े बड़े होते हैं। इसके बावजूद, एक बहुस्तरीय रोम ने लगभग 40% अंतरिक्ष को बचाया जो एक नियमित ROM पर कब्जा करेगा।

अब जब मैं ROM की संरचना को समझता हूं, तो मैं केवल एक माइक्रोस्कोप के तहत प्रत्येक ट्रांजिस्टर के आकार को देखते हुए, बस (लेकिन थकाऊ रूप से) ROM की सामग्री को पढ़ सकता हूं। लेकिन, माइक्रोकोड इंस्ट्रक्शन सेट को न जानते हुए, ROM की सामग्री बेकार है।

निष्कर्ष

8087 « » . Intel 1981 iAPX 432.11 , 1980- . , - , , , , , , (14).

, , -. - (13). - 4 ( 16 ) , (QLC, quad-level cell). , 1980- , .

, @kenshirriff 8087. RSS-. 8087.

1. 8087 1648 ( ), 16 , 26368 . , Intel .
2. 8087: Intel , 40 000 , , 45 000. . , , PLA , , «» , . , .
3. 8086 8087 ; . , 8087 8086 , 8087. , 8086 , . , 8087 8086 ( 8088), , 8086. , 8086, . 8087 , 8086. , 8086 8087, , . , 8087 , , . 8087 , , . 8087 8087, .
4. , , , , , . , ROM, , . , 8 1/8 , 1/8 . , , (, 1 × 16) , . , «» . , Intel ; 1405 512 . , «» - 20 .
5. IBM : ( , ), (link). , Xerox Alto, . , . , .
6. , Hacker News , 8087 . , , .
7. 1980- . Mostek : . , . Intel, ( ), . ( ) . ( ), , . Z-80 «», , , , . , , Z-80 , , , .
8. . ( — .) ( , ) , . MOSFET . Wikipedia
9. , -. , . , Reference 0 , . , , . : , , , . - , , , .
10. : = 00, = 01, = 11, = 10. ; , , . (. «Two Bits Per Cell ROM», Stark).
11. Intel iAPX 43203 (1981) , 8087. «The interface processor for the Intel VLSI 432 32 bit computer,» J. Bayliss et al., IEEE J. Solid-State Circuits, vol. SC-16, . 522-530, 1981 . 43203 - iAPX 432. Intel iAPX 432 1975 , «», Intel 1980- . iAPX 432 , Intel 8086 , 1978 . Intel 8086 , x86, iAPX 432 1986 .
12. ( «Multiple-Valued ROM Output Circuits») . . (T3, T4, T5) . 4 5 , 3, ( ). ( ) T6, . ().
13. - SLC ( single level cell — ), MLC (multi level cell — ), TLC (triple level cell — ) QLC (quad level cell — ). , - , , - .
14. «Electronics» «Four-State Cell Doubles ROM Bit Capacity» (. 39, 9 1980 .), Intel, . Intel « » COMPCON (. 209-212, 1981 .). Intel «Multiple-valued ROM output circuits» (Proc. 14th Int. Symp. Multivalue Logic, 1984). , , — « A Survey of Multivalued Memories » («IEEE Transactions on Computers», 1986 ., . 99–106) « A review of multiple-valued memory technology » (IEEE Symposium on Multivalued Logic, 1998).

, . क्या आप हमारे लेख पसंद करते हैं? अधिक दिलचस्प सामग्री देखना चाहते हैं? एक आदेश देकर या अपने मित्रों को इसकी अनुशंसा करके हमें समर्थन दें, एंट्री-लेवल सर्वरों के अनूठे एनालॉग पर हैबर उपयोगकर्ताओं के लिए 30% छूट जो हमने आपके लिए ईजाद की है: VPS (KVM) E5-2650 v4 (6 करोड़) 10GB DDR4 240GB SSD 1Gbps से पूरा सच $ 20 या सर्वर को कैसे विभाजित करें? (विकल्प RAID1 और RAID10 के साथ उपलब्ध हैं, 24 कोर तक और 40GB DDR4 तक)।

VPS (KVM) E5-2650 v4 (6 Cores) 10GB DDR4 240GB SSD 1Gbps 1 , .

डेल R730xd 2 बार सस्ता? केवल हमारे पास 2 x Intel Dodeca-Core Xeon E5-2650v4 128GB DDR4 6x480GB SSD 1Gbps नीदरलैंड और यूएसए में $ 249 से 100 टीवी है ! इन्फ्रास्ट्रक्चर Bldg का निर्माण कैसे करें के बारे में पढ़ें । एक पैसा के लिए 9,000 यूरो की लागत डेल R730xd E5-2650 v4 सर्वर का उपयोग कर वर्ग?