बहुरंगी: इतिहास से भविष्य के बारे में अटकलें

एमसीएम: मल्टी-चिप लेआउट

माइक्रोइलेक्ट्रॉनिक मूल, अजीब और प्रभावी इंजीनियरिंग समाधानों की एक बड़ी संख्या के लिए प्रसिद्ध है। उनमें से एक एक मल्टी-चिप व्यवस्था है, जो एक तरह से या किसी अन्य जगह लगभग हर जगह पाई जाती है - उच्च प्रदर्शन वाले वर्कस्टेशन से लेकर अल्ट्रापोर्टेबल लैपटॉप तक, एकल-बोर्ड कंप्यूटर से $ 10 से आईबीएम मेनफ्रेम तक।

यह पोस्ट सामान्य-प्रयोजन प्रोसेसर के संबंध में इसके उपयोग के इतिहास के बारे में बात करती है।

मैं आपको पहले से चेतावनी देता हूं : मैं अपनी प्रस्तुति में पूरी तरह से जानकार और अकादमिक होने का दिखावा नहीं करता, सबसे अधिक भाग के लिए मैं इस बारे में बात करता हूं कि मैं क्या आया, काम किया और अपने हाथों में धारण किया।
यातायात चेतावनी! कट के तहत बहुत सारी तस्वीरें!

यह क्या है

MCM (मल्टी-चिप मॉड्यूल, मल्टी-चिप मॉड्यूल) या MCP (मल्टी-चिप पैकेज, मल्टी-चिप कॉन्फ़िगरेशन) एक माइक्रोकिरसीट की कार्यक्षमता को एक आवास में संयुक्त कई चिप्स में विभाजित करने के लिए एक इंजीनियरिंग समाधान है। यह उस माइक्रोक्रिस्केट में मॉड्यूल से भिन्न होता है जो आमतौर पर "नंगे" होते हैं, एक यौगिक के बिना, और सीधे बोर्ड से क्रिस्टल द्वारा मिलाप किए जाते हैं। इसका उपयोग उपयुक्त चिप्स (एकल क्रिस्टल के आकार को कम करना) की उपज को बढ़ाने के लिए किया जाता है, जो विभिन्न तकनीकी प्रक्रियाओं और प्रौद्योगिकियों के अनुसार बनाए गए क्रिस्टल का एक कॉम्पैक्ट कनेक्शन है।

अच्छा, चलिए शुरू करते हैं?

1995: जब कैश किसी गेट में फिट नहीं हुआ

(उर्फ पेंटियम प्रो)

कैश - ग्रन्ट, आयामी और तेज। यहां से कुछ समस्याएं उत्पन्न होती हैं: अपने काम की गति में वृद्धि के साथ, उसकी बस का थ्रूपुट एक अड़चन बन जाता है, और वह खुद को गर्म करना शुरू कर देता है। हमें इसे किसी तरह ठीक करने की जरूरत है। सबसे तर्कसंगत तरीका है L2 को प्रोसेसर में स्थानांतरित करना, जहां L1 लंबे समय से चर रहा है। लेकिन एक समस्या है, और एक नहीं: क्रिस्टल के आकार में वृद्धि के साथ, चिप अस्वीकार का% बढ़ जाता है, और लगभग तेजी से। क्या करें? बेशक, कैश को एक अलग चिप बनाओ, लेकिन मुख्य एक के करीब। नतीजतन, हम इस ईंट की प्रशंसा कर सकते हैं:



समाधान अच्छा है, लेकिन शालीनता से पैकेजिंग को जटिल बनाता है।

1997: अब एनकाउंटर, हालांकि ऐसा नहीं है

(उर्फ पेंटियम II)

एक बड़ा सिरेमिक मामला, ज़ाहिर है, अच्छा है, लेकिन महंगा है। फिर से खेलना करने की कोशिश करें? और क्यों न हो। कार्य यह है कि यह सस्ता हो, और यह सब हो कैश को वापस बोर्ड में स्थानांतरित करना एक विकल्प नहीं है - यह एक कदम वापस होगा। और कैश बस की चौड़ाई भी बढ़ी है ... क्या यह एक मॉड्यूल में शीतलन के साथ सब कुछ एक साथ जोड़ सकता है? तो पेंटियम II का जन्म हुआ:



बेशक, आप इस एमसीएम पर विचार नहीं कर सकते हैं, लेकिन जब से मुझे यह याद आया, यह यहां होगा।

(वैसे, इस स्थायी और अमर बूढ़े आदमी के बिना, आपके विनम्र सेवक ने यह लेख नहीं लिखा होगा - पीआईआई -400, जो कई वर्षों से मेरे लिए गेटवे और वाईफाई राउटर के रूप में काम कर रहा है, इसके कई वंशों को रेखांकित किया है)

2005: डी - डबल नीचे का मतलब है

(उर्फ पेंटियम डी)

जब योजना "वन कोर, लेकिन REDUCE!" वह तेजी से सीम पर दरार करने लगा, और प्रतियोगियों, चकिंग, एक चिप पर दोहरे कोर प्रोसेसर जारी करने वाले थे, कुछ करना था, और जल्दी से। तो यह नास्तिकता दिखाई दी, जिसके द्वारा उन्होंने बाजार में एक छेद किया, जबकि मुख्य बलों को अधिक आशाजनक कोर वास्तुकला पर फेंक दिया गया था। संभवत: इस समाधान का उपयोग करने का मुख्य कारण विकास के समय में कमी था - क्रिस्टल का आकार इतना बड़ा नहीं था कि समस्याओं के कारण दोगुना हो। खैर, यहाँ यह हुआ:



सर्वर सेगमेंट के लिए समान एक्सोन प्रोसेसर थे, लेकिन मैं उनके बारे में बहुत कम कह सकता हूं।

2007: क्यों नहीं?

(उर्फ कोर 2 क्वाड)

चूंकि हमने 2006 में दोहरे कोर क्रिस्टल में महारत हासिल की, तो तनाव क्यों? हम एक समय-परीक्षणित समाधान का उपयोग करते हैं - एक मामले में दो क्रिस्टल छड़ी और कोई समस्या नहीं है! बात करने के लिए कुछ भी नहीं है, तस्वीर बहुत नहीं बदली है:



उस युग के एक्सोन भी ऐसे थे, सिवाय छह-कोर मॉडल के - एक बड़ा क्रिस्टल है।

2010: रेत के आगमन से पहले

(उर्फ पहले जीन कोर i3 / 5/7)

पहली पीढ़ी के दोहरे कोर कोर i प्रोसेसर पर, उन्होंने 32 एनएम प्रक्रिया को चलाने का फैसला किया, बल्कि एक मज़ेदार बात करते हुए - 45-एनएम प्रक्रिया पर उन्होंने एक एकीकृत वीडियो कोर और मेमोरी कंट्रोलर बनाया, और एक कैश वाले कोर के एक जोड़े को एक अलग 32 एनएम क्रिस्टल पर रखा गया। जबकि उनके पुराने क्वाड-कोर समकक्षों ने 45nm प्रक्रिया का उपयोग किया था! क्रिस्टल के आकार भी मनोरंजक हैं:



(हालांकि, दोहरे कोर प्रोसेसर का वीडियो कोर और अब अक्सर दोनों कोर से अधिक संयुक्त है)

2011: एक बुलडोजर अच्छा है, और दो बेहतर है

(उर्फ ओपेरटन 6000)

क्रिस्टल पहले से ही इतना बड़ा है, उनके उत्पादन के लिए प्रौद्योगिकी को समायोजित किया जाता है, क्या, वास्तव में, समस्याएं हैं? NUMA? लेकिन हम पहले से ही इन प्रोसेसर को सर्वर, और मल्टी-सॉकेट वाले के लिए करते हैं। चूंकि कोई समस्या नहीं है, हम एक ढक्कन के नीचे दो क्रिस्टल इकट्ठा करते हैं:



(हाँ, और फिर लोग मज़े करते हैं - प्रोसेसर एक है, और NUMA नोड्स दो हैं)

2013: बटरस्कॉच लेकिन अखाद्य

(उर्फ ईडीआरएएम एल 4 जीपीयू / सीपीयू कैश)

हैसवेल पीढ़ी से, आईरिस प्रो / आईरिस प्लस एकीकृत ग्राफिक्स से लैस प्रोसेसर (और स्काइलेक पीढ़ी में - नियमित आइरिस के साथ) 64/128 एमबी मेमोरी चिप के साथ एक ही पैकेज में आते हैं जो एल 4 कैश की तरह काम करता है और एकीकृत ग्राफिक्स के प्रदर्शन को गंभीरता से बढ़ाता है। और चिप छोटा नहीं है (हालाँकि मेमोरी हमेशा बहुत जगह लेती है):

2017: वर्ष जब इंटेल ने ब्रिक्स को हिलाया

(उर्फ राईजन थ्रेडिपर और ईपीवाईसी)

AMD इंजीनियरों ने Infinity Fabric के साथ खेला, खेला ... और फिर - उफ़! आइएफ से जुड़े एक ढक्कन के नीचे चार क्रिस्टल प्रत्येक से प्रत्येक (सर्वर-साइड ईपीवाईसी के मामले में) या एक दूसरे की जोड़ी (दो सक्रिय क्रिस्टल के साथ थ्राइपर)। सब कुछ ठीक है, केवल एक समस्या एनयूएमए (प्रति प्रोसेसर 4 नोड्स के रूप में कई है!), लेकिन यह विशेष रूप से सॉफ़्टवेयर के लिए एक समस्या है जो इसके लिए अनुकूलित नहीं है। तो यह बहुत अच्छी तरह से निकला:

2018: संख्या दोगुनी करना - मज़ा दोगुना करना

(उर्फ ज़ेन 2 और कैस्केड लेक एपी)

तो हम वर्तमान घटनाओं के लिए मिला। 5 नवंबर को, इंटेल ने जल्दी से 48-कोर डुअल-चिप प्रोसेसर की घोषणा की (उनके पास तस्वीरें लेने का समय भी नहीं है), और 6 नवंबर को, एएमडी ने अपने अगले होराइजन इवेंट में नए ईपीवाईसी दिखाए। एक हजार शब्दों को एक तस्वीर से बदल दिया जाएगा:



नौ क्रिस्टल। नौ यह लानत है! इस निर्णय के कारण मेरे लिए स्पष्ट हैं, और वे बहुत सरल हैं: पूरे चिप्स के उत्पादन में वृद्धि, प्रोसेसर की कुल लागत को कम करने और विकास को गति देने के लिए। 7 एनएम अभी भी एक क्रूड प्रक्रिया है। इंटेल, इस रेक से पहले से 10 एनएम (+ - 7 एनएम टीएसएमसी प्रक्रिया के बराबर) के साथ। इतना कुछ, कि हमने अभी भी 10 एनएम प्रोसेसर को केवल नोटबुक स्टब i3 के एक मॉडल के रूप में देखा है।

केंद्रीय क्रिस्टल एक सिद्ध 14 एनएम प्रक्रिया पर बनाया गया है और PCIe 4.0 को छोड़कर एक मेमोरी कंट्रोलर और सभी इनपुट / आउटपुट के रूप में संचालित होता है, जिनमें से 16 लाइनें प्रत्येक उपग्रह क्रिस्टल द्वारा प्रत्येक पर आठ कोर के साथ प्रदान की जाती हैं।

एक सामान्य मेमोरी कंट्रोलर मुख्य चीज प्रदान करता है - मेमोरी (यूएमए) के लिए समान पहुंच। और वह कभी भी महान नहीं होगा।

अटकल का समय

केंद्रीय क्रिस्टल इन्फिनिटी फैब्रिक का उपयोग करने वाले उपग्रहों से जुड़ा हुआ है, जो बदले में घटकों को एक साथ और अलग-अलग दोनों का उपयोग करने के लिए बड़ी संख्या में संभावनाएं प्रदान करता है। 16-कोर डेस्कटॉप प्रोसेसर की आवश्यकता है? हम एक दोहरे चैनल मेमोरी कंट्रोलर के साथ एक क्रिस्टल को देख रहे हैं और एक कवर के तहत दो परमाणु परिसरों से जुड़े हैं। एकीकृत ग्राफिक्स के साथ एक प्रोसेसर की आवश्यकता है? हम एक परमाणु परिसर को बाहर फेंकते हैं, इसके बजाय हम जीपीयू चिप लगाते हैं। प्रोसेसर की सीमा का विस्तार करने की लागत परिमाण के क्रम से घट जाएगी। व्यक्तिगत क्रिस्टल के आकार में कमी से अस्वीकार का प्रतिशत कम हो जाता है, जिसके परिणामस्वरूप लागत पर सकारात्मक प्रभाव पड़ता है।

मूर गीक पोर्न