UDB। यह क्या है? भाग 3. दतपत फीफो

हम साइप्रस के मालिकाना दस्तावेज UDB ब्लॉकों में अनुवाद करना जारी रखते हैं। इसके अलावा, सब कुछ बहुत अच्छी तरह से मेल खाता है। UDB पर व्यावहारिक लेख को जारी रखने के लिए , आपको FIFO का उपयोग करने की आवश्यकता होगी, और सैद्धांतिक भाग में हमें उनके बारे में बहुत विवरण मिला। इसलिए, हम उन्हें विस्तार से अध्ययन करना शुरू करते हैं।

चक्र की सामान्य सामग्री “UDB। यह क्या है? ”
भाग 1. परिचय। पीएलडी।
भाग 2. दत्तपथ।
भाग 3. दत्तपथ फीफो। (वर्तमान लेख)
भाग 4. दत्तपथ ALU।
भाग 5. दत्तपथ। उपयोगी छोटी चीजें।
भाग 6. प्रबंधन और स्थिति मॉड्यूल।
भाग 7. समय और नियंत्रण मॉड्यूल रीसेट करें
भाग 8. UDB को संबोधित करते हुए

21.3.2.2 दातपाथ फीफो

FIFO मोड और कॉन्फ़िगरेशन

प्रत्येक FIFO बफर में कई ऑपरेटिंग मोड और कॉन्फ़िगरेशन उपलब्ध हैं:

तालिका 21-2। फीफो मोड और कॉन्फ़िगरेशन।

चित्र 21-7 उनमें से प्रत्येक के लिए चयनित इनपुट / आउटपुट मोड के आधार पर, फीफो जोड़ी के लिए संभावित कॉन्फ़िगरेशन विकल्प दिखाता है। यदि एक FIFO इनपुट मोड में है और दूसरा आउटपुट मोड में है, तो हमें RX / TX कॉन्फ़िगरेशन मिलता है। एक विशिष्ट उदाहरण जहां इस तरह के कॉन्फ़िगरेशन की आवश्यकता होती है वह एसपीआई बस नियंत्रक है। दोहरी कैप्चर कॉन्फ़िगरेशन (दोनों FIFO आउटपुट के लिए कॉन्फ़िगर किए गए हैं) A0 और A1 जोड़े की स्वतंत्र कैप्चर या A0 या A1 रजिस्टरों के दो स्वतंत्र कैप्चर प्रदान करता है। अंत में, दोहरी बफर मोड में (इनपुट पर दोनों), लोड करने या तुलना करने के लिए या तो एक रजिस्टर जोड़ी या दो स्वतंत्र रजिस्टरों का उपयोग करना संभव है।



चित्र 21-7। फीफो कॉन्फ़िगरेशन।

चित्र 21-8 में फीफो के स्रोतों और रिसीवरों के बारे में विस्तार से दिखाया गया है।



चित्र 21-8। FIFO स्रोत और रिसीवर।

जब FIFO इनपुट बफर मोड में काम करता है, तो स्रोत सिस्टम बस है, और रिसीवर डीएक्स और एक्सिस रजिस्टर हैं। आउटपुट बफर मोड में काम करते समय, स्रोत एक्स और एएलयू रजिस्टर होते हैं, और रिसीवर सिस्टम बस है। मल्टीप्लेक्स चयन UDB CFG15 कॉन्फ़िगरेशन रजिस्टर में सांख्यिकीय रूप से सेट किया गया है, जैसा कि F0_INSEL [1: 0] या F1_INSEL [1: 0] के लिए तालिका में दिखाया गया है:

तालिका 21-3। UDB कॉन्फ़िगरेशन रजिस्टर में FIFO मल्टीप्लेक्सर्स का एक सेट।

FIFO की स्थिति

प्रत्येक FIFO दो स्टेटस सिग्नल्स, "बस" और "ब्लॉक" जेनरेट करता है, जो डेटा एक्सपैड मल्टीप्लेक्सर के माध्यम से UDB ट्रेस संसाधनों में प्रेषित होते हैं। बस की स्थिति को फीफो को पढ़ने / लिखने के लिए डीएमए को बाधित करने या अनुरोध करने के लिए इस्तेमाल किया जा सकता है। "ब्लॉक" राज्य का मुख्य रूप से आंतरिक यूडीबी संस्थाओं को फीफो राज्य पारित करना है। स्थिति बिट्स का उद्देश्य कॉन्फ़िगर दिशा (Fx_INSEL [1: 0]), और FIFO स्तर बिट्स पर निर्भर करता है। FIFO स्तर बिट्स (Fx_LVL) को सहायक रजिस्टर स्थान में सहायक नियंत्रण रजिस्टर में सेट किया गया है। निम्न तालिका में स्थिति विकल्प दिखाए गए हैं:

तालिका 21-4। FIFO स्थिति विकल्प।

फीफो काम का चित्रण

चित्र 21-9 पढ़ने और लिखने का एक विशिष्ट अनुक्रम दिखाता है, साथ ही साथ इन ऑपरेशनों से जुड़ी स्थितियों की पीढ़ी भी। आकृति में, पढ़ना और लिखना अलग-अलग समय पर होता है, लेकिन उन्हें एक साथ किया जा सकता है।



चित्रा 21-9 फीफो ऑपरेशन प्राप्त करता है।

FIFO फास्ट मोड (FIFO FAST)

जब FIFO आउटपुट बफर मोड में होता है, FIFO बूट ऑपरेशन आमतौर पर राइट सिग्नल को देखने के लिए चयनित डाटापथ की घड़ी आवृत्ति का उपयोग करता है। जैसा कि चित्र 21-10 में दिखाया गया है, जब फीफो फास्ट मोड (एफआईएफओ फास्ट) का चयन करते हैं, तो आप इस विशेष ऑपरेशन के लिए बस आवृत्ति का चयन कर सकते हैं। जब लेवल / एज = एज मोड के साथ संयोजन में उपयोग किया जाता है, तो यह ऑपरेशन बैटरी से एफआईएफओ को डाटापथ घड़ी की अवधि से बस घड़ी की अवधि तक कम कर देता है, क्योंकि बस की आवृत्ति बहुत अधिक हो सकती है। यह CPU या DMA को न्यूनतम विलंब के साथ प्राप्त FIFO परिणाम को पढ़ने की अनुमति देता है।

जैसा कि चित्र 21-10 में दिखाया गया है, तेज बूट ऑपरेशन को वर्तमान डाटापथ घड़ी की परवाह किए बिना किया जाता है, हालांकि, बस घड़ी की गति का उपयोग करने से बिजली की खपत बढ़ सकती है।



चित्र 21-10। FIFO तेजी से विन्यास रिसीवर।

फीफो एज / लेवल रिकॉर्डिंग मोड (डिफरेंशियल / लेवल)

डाटापथ से एफआईएफओ में दो रिकॉर्डिंग मोड हैं। पहले मोड में, डेटा को बैटरी से FIFO में सिंक्रोनाइज़ किया जाता है। इस रिकॉर्ड (एफएक्स_एलडी) का नियंत्रण संकेत आमतौर पर एक स्टेट मशीन द्वारा या डाटापथ क्लॉकिंग के साथ सिंक्रनाइज़ की गई स्थिति से उत्पन्न होता है। FIFO के लिए लेखन किसी भी चक्र में किया जाएगा जिसमें इनपुट लोड नियंत्रण संकेत '1' है। दूसरे मोड में, एफआईएफओ का उपयोग FX_LD सिग्नल के सकारात्मक छोर के जवाब में बैटरी मूल्यों को पकड़ने के लिए किया जाता है। इस मोड में, सिग्नल का संकेत प्रारूप मनमाना है (हालांकि, इसकी अवधि कम से कम एक डाटापथ घड़ी चक्र के बराबर होनी चाहिए)। इस मोड का एक उदाहरण ट्रिगर के रूप में बाहरी पैर के इनपुट का उपयोग करके बैटरी मूल्य पर कब्जा कर रहा है। इस मोड की एक सीमा यह है कि इनपुट पैरामीटर को दूसरे सकारात्मक मान का पता लगाने से पहले कम से कम एक चक्र के मान 0 पर वापस लौटना चाहिए।

चित्र 21-11 एफएक्स_एलडी इनपुट पर डिफरेंशियल डिटेक्शन मोड के कार्यान्वयन को दर्शाता है। यूडीबी में दोनों एफआईएफओ का मोड एक ही बिट द्वारा नियंत्रित किया जाता है, इस विकल्प को टॉगल करना। ध्यान दें कि अंतर पता लगाने को चयनित FIFO की आवृत्ति के बराबर आवृत्ति पर देखा जाता है।



चित्र 21-11। आंतरिक FIFO रिकॉर्डिंग रिसीवर के लिए अंतर का पता लगाने।

FIFO सॉफ्टवेयर कैप्चर मोड

सामान्य और महत्वपूर्ण आवश्यकता सीपीयू और डीएमए को सामान्य ऑपरेशन के दौरान बैटरी की सामग्री को मज़बूती से पढ़ने में सक्षम करना है। यह सॉफ्टवेयर कैप्चर और एफआईएफओ कैप कॉन्फ़िगरेशन बिट का उपयोग करके सक्षम करने के लिए किया जाता है। यह बिट UDB में दोनों FIFO पर लागू होता है, लेकिन केवल तभी काम करता है जब FIFO आउटपुट बफर मोड में हो। सॉफ़्टवेयर कैप्चर का उपयोग करते समय, F0 को A0, और F1 को A1 से पढ़ना चाहिए।

जैसा कि चित्र 21-12 में दिखाया गया है, बैटरी को पढ़ना बैटरी से फीफो को लिखना शुरू करता है। सिग्नल एक श्रृंखला में जुड़ा हुआ है ताकि एक ही समय में एक विशिष्ट बाइट को पढ़ने से श्रृंखला में सभी UDBs के बैटरी मूल्यों को कैप्चर किया जा सके। यह 8-बिट प्रोसेसर को एक ही समय में 16 बिट या अधिक सफलतापूर्वक पढ़ने की अनुमति देता है। बैटरी पढ़ते समय दिए गए डेटा को अनदेखा किया जाना चाहिए, और कैप्चर किए गए मूल्य को तुरंत FIFO से पढ़ा जा सकता है।

ट्रेस FX_LD सिग्नल, जो FIFO लोड उत्पन्न करता है, को प्रोग्राम कैप्चर सिग्नल के साथ OR टर्म में भेजा जाता है। जब एक ही समय में हार्डवेयर और सॉफ्टवेयर कैप्चर का उपयोग किया जाता है, तो परिणाम अप्रत्याशित हो सकता है। एक नियम के रूप में, इन कार्यों को पारस्परिक रूप से अनन्य होना चाहिए, हालांकि, हार्डवेयर और सॉफ़्टवेयर कैप्चर का उपयोग निम्नलिखित शर्तों के तहत एक साथ किया जा सकता है:

• FIFO कैप्चर क्लॉक मोड FIFO FAST पर सेट है।
• FIFO रिकॉर्डिंग मोड FIFO EDGE पर सेट है।

ऊपर वर्णित शर्तों के तहत, हार्डवेयर और सॉफ़्टवेयर कैप्चर अनिवार्य रूप से समान काम करते हैं, और बस घड़ी चक्र के दौरान, इनमें से कोई भी संकेत कैप्चर को ट्रिगर कर सकता है।

यह भी सिफारिश की जाती है कि आप प्रोग्राम कैप्चर शुरू होने से पहले प्रोग्राम FIFO (ACTL रजिस्टर) में FIFO को साफ़ कर दें। इसके लिए धन्यवाद, फीफो पढ़ने और लिखने के संकेत एक ज्ञात स्थिति पर सेट किए जाएंगे।



चित्र 21-12। सॉफ्टवेयर कैप्चर कॉन्फ़िगरेशन।

अनुवादक नोट:
लंबे समय तक मैं इस खंड का अर्थ नहीं समझ सका। फिर लंबे समय तक मुझे यकीन था कि पीएसओसी 3 के लिए अनुभाग लिखा गया था, जिसमें से आठ-बिट कोर बाइट से अधिक का उपयोग नहीं कर सकता है। लेकिन अनुवाद के आठवें हिस्से को बनाते समय, यह पता चला कि सभी 32-बिट एआरएम प्रोसेसर कोर के लिए PSoC5LP में भी, काम करने वाले यूडीबी रजिस्टरों तक पहुंच को आठ-बिट या सोलह-बिट मोड में किया जा सकता है। दस्तावेज़ को देखते हुए, और नहीं। यह वह जगह है जहाँ वर्णित कार्यक्षमता काम में आती है।

फीफो कंट्रोल बिट्स

सहायक नियंत्रण रजिस्टर, जिसका उपयोग सामान्य ऑपरेशन के दौरान FIFO को नियंत्रित करने के लिए किया जा सकता है, में 4 बिट्स होते हैं।

FIFO0 CLR और FIFO1 CLR बिट्स का इस्तेमाल फीफो को रीसेट या क्लियर करने के लिए किया जाता है। जब इनमें से एक बिट को '1' मान दिया जाता है, तो संबंधित FIFO रीसेट हो जाता है। FIFO को काम जारी रखने के लिए बिट को इसके मूल मान ('0') में पुनर्स्थापित किया जाना चाहिए। यदि बिट मान एक के बराबर रहता है, तो संबंधित FIFO अक्षम हो जाएगा और बिना किसी स्थिति के सिंगल-बाइट बफर के रूप में काम करेगा। डेटा को एफआईएफओ को लिखा जा सकता है, डेटा तुरंत पढ़ा जा सकता है और इसे किसी भी समय अधिलेखित किया जा सकता है। FX INSEL कॉन्फ़िगरेशन बिट्स [1: 0] के साथ डेटा दिशा अभी भी सेट की जा सकती है।

FIFO0 LVL और FIFO1 LVL बिट्स उस स्तर को निर्धारित करते हैं जिस पर FIFO स्टेटस बिट "बस" (जब बस FIFO को पढ़ता या लिखता है) को कॉक करेगा। यही है, "बस" की स्थिति दी गई दिशा पर निर्भर करती है, जैसा कि नीचे दी गई तालिका में दिखाया गया है।

तालिका 21-5। फीफो लेवल कंट्रोल बिट्स

फीफो एसिंक्रोनस ऑपरेशन

चित्र 21-13 अतुल्यकालिक फीफो ऑपरेशन के सिद्धांत को दर्शाता है। एक उदाहरण के रूप में, कल्पना करें कि F0 इनपुट बफर मोड में संचालित होता है, और आउटपुट बफर मोड में F1, जो TX और RX रजिस्टरों का एक विशिष्ट कॉन्फ़िगरेशन है।



चित्र 21-13। अतुल्यकालिक FIFO ऑपरेशन।

TX की ओर, डाटापथ राज्य मशीन खाली ध्वज का उपयोग यह निर्धारित करने के लिए करती है कि क्या प्राप्त करने के लिए कोई बाइट्स उपलब्ध हैं। खाली मान को डेटापथ स्टेट मशीन के साथ सिंक्रोनाइज़ किया जाता है, और बस से लिखने के कारण इसे एसिंक्रोनस रूप से साफ़ किया जाता है। सफाई के बाद, स्थिति फिर से डाटापथ राज्य मशीन के साथ सिंक्रनाइज़ की जाती है।

RX पक्ष पर, RX राज्य मशीन यह निर्धारित करने के लिए पूर्ण का उपयोग करती है कि क्या FIFO को लिखने के लिए खाली स्थान है। पूर्ण मान को Datapath राज्य मशीन के साथ सिंक्रोनाइज़ किया जाता है, और बस द्वारा पढ़ने के कारण अतुल्यकालिक रूप से साफ़ किया जाता है। सफाई के बाद, स्थिति फिर से डाटापथ राज्य मशीन के साथ सिंक्रनाइज़ की जाती है।

एक FIFO ASYNCH बिट का उपयोग इस सिंक्रनाइज़ेशन विधि को सक्षम करने के लिए किया जाता है, सक्रियण के बाद यह विधि दोनों FIFO पर लागू होती है।

यह केवल ब्लॉक स्थिति पर लागू होता है, क्योंकि यह माना जाता है कि बस स्थिति स्वाभाविक रूप से बाधित प्रक्रिया द्वारा सिंक्रनाइज़ की जाती है।

तालिका 21-6। ब्लॉक फीफो स्थिति तुल्यकालन विकल्प।

ऑपरेशन के दौरान FIFO ओवरफ्लो हो जाता है

आंतरिक (डाटापाट) और बाहरी (सीपीयू या डीएमए) के सुरक्षित कार्यान्वयन के लिए, पढ़ने और लिखने के संचालन, एफआईएफओ स्थिति संकेतों का उपयोग किया जाना चाहिए। खाली करने और अतिप्रवाह की स्थिति के खिलाफ कोई अंतर्निहित सुरक्षा नहीं है। यदि FIFO पूर्ण है और बाद में लिखने का संचालन (ओवरफ्लो) किया जाता है, तो नया डेटा FIFO की शुरुआत को अधिलेखित कर देता है (वर्तमान में आउटपुट होने वाला डेटा रीड क्यू में अगला है)। यदि FIFO खाली है और बाद में पढ़े जाते हैं (खाली या समाप्त) किए जाते हैं, तो पढ़ा हुआ मान अपरिभाषित होता है। फीफो पॉइंटर्स अंडरफ्लो और ओवरफ्लो की परवाह किए बिना सटीक रहते हैं।

फीफो घड़ी उलटा

प्रत्येक FIFO में एक नियंत्रण बिट Fx CK INV होता है, जो घड़ी की ध्रुवता के लिए जिम्मेदार होता है FIFO घड़ी की ध्रुवता के बारे में। डिफ़ॉल्ट रूप से, एफआईएफओ डाटापथ क्लॉकिंग के समान ध्रुवीयता के साथ काम करता है। जब यह बिट 1 होता है, तो एफआईएफओ, डाटापथ के सापेक्ष रिवर्स पोलरिटी से संचालित होता है। यह SPI जैसे दोनों मोर्चों पर डेटा के आदान-प्रदान के लिए प्रोटोकॉल समर्थन प्रदान करता है।

गतिशील फीफो नियंत्रण

आमतौर पर, फीफो को सांख्यिकीय रूप से या तो इनपुट बफर मोड में या आउटपुट बफर मोड में कॉन्फ़िगर किया जाता है। वैकल्पिक रूप से, प्रत्येक FIFO को एक मोड में संचालित करने के लिए कॉन्फ़िगर किया जा सकता है जिसमें दिशा को गतिशील रूप से नियंत्रित किया जाता है (बाहरी संकेतों के प्रभाव में)। इस मोड को सक्रिय करने के लिए FIFO (Fx DYN) प्रति एक कॉन्फ़िगरेशन बिट जिम्मेदार है। चित्र 21-14 फीफो डायनेमिक मोड में उपलब्ध कॉन्फ़िगरेशन दिखाता है।



चित्र 21-14। डायनेमिक फीफो मोड।

इंटरनल एक्सेस मोड में, डाटापट फीफो को पढ़ और लिख सकता है। इस कॉन्फ़िगरेशन में, FIFO में लिखने के संचालन के स्रोत का चयन करने के लिए, इस मोड में Fx INSEL बिट्स को 1. Fx INSEL = 0 (CPU बस स्रोत) पर सेट किया जाना चाहिए, यह केवल 1, 2 या 3 (A0, A1 या ALU) मान ले सकता है। )। यह ध्यान देने योग्य है कि रीडिंग में केवल उपयुक्त बैटरी तक पहुंच है, इस मोड में डेटा रजिस्टरों की दिशा उपलब्ध नहीं है।

बाहरी एक्सेस मोड में, सीपीयू या डीएमए या तो पढ़ सकते हैं या फीफो को लिख सकते हैं।

डाटापथ से संकेतों को अग्रेषित करके बाहरी और आंतरिक पहुंच के बीच गतिशील रूप से स्विच करता है। इसके लिए, इनपुट सिग्नल Datapath d0_load और d1_load का उपयोग किया जाता है। यह ध्यान देने योग्य है कि डायनेमिक कंट्रोल मोड में, d0_load और d1_load F0 / F1 से D0 / D1 रजिस्टर करते समय उनके सामान्य उपयोग के लिए उपलब्ध नहीं हैं। Dx_load संकेतों को स्थिरांक सहित किसी भी ट्रेस सिग्नल द्वारा ट्रिगर किया जा सकता है।

एक उदाहरण पर विचार करें, जिसमें बाहरी पहुंच (dx_load == 1) से शुरू करते हुए, CPU या DMA डेटा के एक या अधिक बाइट्स को FIFO में लिख सकते हैं। फिर, जब आंतरिक एक्सेस (dx_load == 0) पर स्विच किया जाता है, तो डेटा पर डेटा का संचालन कर सकता है। उसके बाद, बाहरी पहुंच पर स्विच करते समय, सीपीयू या डीएमए गणना के परिणाम को पढ़ सकते हैं।
चूँकि Fx INSEL हमेशा 01, 10 या 11 (A0, A1 या ALU) होनी चाहिए, जो सामान्य ऑपरेशन के दौरान "आउटपुट बफर मोड" से मेल खाती है, FIFO स्टेटस सिग्नल की निम्न परिभाषाएँ हैं (Fx LVM पैरामीटर के आधार पर):

तालिका 21-7। FIFO की स्थिति।

चूंकि, दत्तपथ और सीपीयू दोनों एफआईएफओ से लिख और पढ़ सकते हैं, इसलिए इन संकेतों को अब ब्लॉक और बस की स्थिति नहीं माना जाता है। Blk_stat सिग्नल का उपयोग राइट स्टेटस के लिए किया जाता है, और रीड स्टेटस के लिए Bus_stat सिग्नल का

21.3.2.3 फीफो स्थिति

चार FIFO स्टेटस सिग्नल्स हैं, दो प्रत्येक FIFO के लिए: पंद्रह_बस_स्टैट, पंद्रह0_ब्लक_स्टैट, फेनो1_बस_स्टैट और फिंडो_ब्लॉक_स्टैट। इन संकेतों का अर्थ विशेष FIFO की दिशा पर निर्भर करता है, जो स्थैतिक विन्यास द्वारा निर्धारित होता है। एफआईएफओ की स्थिति को विस्तार से वर्णित किया गया है।

अगले भाग में, हम अंकगणितीय तर्क इकाई (ALU) के विश्लेषण पर आगे बढ़ेंगे।