पैकेज में सिस्टम, या चिप पैकेज कवर के तहत क्या है?

मूर के कानून की मृत्यु के बारे में लगातार अफवाहों और इस तथ्य के बावजूद कि ट्रांजिस्टर सुविधा का आकार कम हो रहा है और यह तथ्य कि उद्योग वास्तव में लघुकरण की भौतिक सीमाओं के करीब है (या यहां तक ​​कि कुछ चतुर तकनीक चालों के साथ उनके माध्यम से चला गया)। मूर के कानून ने, हालांकि, नवाचार के लिए उपयोगकर्ता की भूख पैदा की, जो उद्योग के लिए संभालना मुश्किल है। यही कारण है कि आधुनिक माइक्रोइलेक्ट्रॉनिक उत्पाद केवल फीचर आकार को छोटा नहीं करते हैं, बल्कि कई अन्य विशेषताओं को भी रोजगार देते हैं, अक्सर चिप स्केलिंग से भी अधिक जटिल।


डिस्क्लेमर: यह लेख इस बहुत ही साइट पर प्रकाशित मेरे अपने टुकड़े का थोड़ा अद्यतन अनुवाद है । यदि आप रूसी भाषी हैं, तो आप मूल की जांच करना चाहते हैं। यदि आप अंग्रेजी बोलने वाले हैं, तो यह ध्यान देने योग्य है कि अंग्रेजी मेरी मूल भाषा नहीं है, इसलिए यदि आप पाठ में कुछ अजीब पाते हैं, तो मैं प्रतिक्रिया के लिए बहुत आभारी रहूंगा।

मैंने जानबूझकर केवल "चिप" के बजाय "माइक्रोइलेक्ट्रॉनिक उत्पाद" कहा है, क्योंकि यह लेख सिस्टम इन पैकेज (SiP) तकनीक के बारे में है जो एक एकल पैकेज के अंदर कई चिप्स कनेक्ट करने की अनुमति देता है।

पैकेज में सिस्टम शब्द चिप (SoC) शब्द पर सिस्टम की तुलना में कम लोकप्रिय है, जो कि हर सेमीकंडक्टर कंपनी द्वारा नियमित रूप से उपयोग किया जाता है, और लगभग किसी भी आधुनिक चिप के रूप में एक अच्छे कारण के लिए एक प्रणाली है जिसमें कई फ़ंक्शन एक साथ जुड़े होते हैं। प्रचुर मात्रा में चिपसेट का समय लंबा हो गया है, क्योंकि SoC के फायदे स्पष्ट हैं: पीसीबी पर कम पैकेज, कम क्षेत्र ("सस्ता" पढ़ें), कम परजीवी समाई और प्रेरण (पढ़ें "तेज"), लागू करने और उपयोग करने में आसान, अधिक विशिष्ट लोगों के एक समूह की तुलना में एक ही जटिल चिप को डिजाइन और निर्माण करने के लिए सस्ता है।

लेकिन कुछ भी मुफ्त में नहीं है, और SoCs के पास कुछ डाउनसाइड हैं।

सबसे पहले, सभी टुकड़ों को एक साथ रखने की कोशिश करते हुए, आपको किसी भी पैकेज में फिट होने के लिए एक चिप बहुत बड़ा होने का खतरा होता है, या इससे भी बदतर, फोटोलिथोग्राफर की खिड़की में। बाद के प्रतिबंध को पार किया जा सकता है, लेकिन यह लगभग हमेशा अनुचित रूप से महंगा होता है (फोटो कैमरों में सबसे उल्लेखनीय बहिष्कार होने के साथ)।


यहां कोडक काफ39000 छवि सेंसर है, इसमें 2000 वर्ग मिलीमीटर का क्षेत्र है, और यह मुखौटा सिलाई का उपयोग करता है। सबसे बड़ी गैर-सिले चिप चिप 815 वर्ग मिलीमीटर का एनवीआईडीआईए वोल्ट है, जो कि संभव सबसे बड़े आकार से सिर्फ 20 मिलीमीटर कम है।

दूसरा, जितनी बड़ी चिप होगी, उतनी ही कम पैदावार होगी, क्योंकि धूल का एक भी धब्बा आपका दिन बर्बाद कर सकता है। और लगता है क्या? कम उपज का मतलब है अधिक कीमत।

तीसरा, यदि आपके सिस्टम में प्रोसेसर, डीआरएएम और आरएफ मॉड्यूल जैसे विषम घटक शामिल हैं, तो उन्हें एक साथ जोड़ना तकनीकी रूप से असंभव हो सकता है या फिर, अनुचित रूप से महंगा हो सकता है। उदाहरण के लिए, DRAM कोशिकाओं को विशिष्ट उच्च घनत्व वाले कैपेसिटर की आवश्यकता होती है, और सिलिकॉन आधारित आरएफ सर्किट विभिन्न A3B5 सामग्री (GaAs और पसंद) पर उत्पादित उनके समकक्षों की तुलना में सिर्फ बदतर हो सकते हैं। एक ही चिप पर डिजिटल प्रोसेसिंग और एनालॉग सिग्नल कंडीशनिंग का सरल संयोजन भी महत्वपूर्ण शोर समस्याएं पैदा करता है। और मैं इस तथ्य के बारे में भी नहीं कहता कि 180 एनएम एडीसी आसानी से 14 एनएम एमसीयू चिप में अपने 14 एनएम एनालॉग को जोड़ने की तुलना में सस्ता के दो आदेश होंगे।

उपरोक्त सभी कारकों के संयोजन ने "हम-विल-पैक-एवरीथिंग-इन-सिंगल-सिंगल-चिप" से अधिक व्यावहारिक दृष्टिकोण - और विभिन्न पैकेजिंग प्रौद्योगिकियों के तेजी से विकास के लिए प्रवृत्ति को बदल दिया।

प्रदर्शन और उपज

पहला उदाहरण जो मन में आता है, वह एएमडी का हालिया पुनर्जन्म है, जिसे मल्टी-चिप सिस्टम के साथ उनकी सफलता के परिणाम के रूप में व्यापक रूप से मान्यता प्राप्त है (यह भी इंटेल की परेशानियों के साथ 10 एनएम चिप्स पर उपज के साथ मदद करता है)।


ऊपर चित्रित इंटेल का 28-कोर एक्सोन है। इस प्रोसेसर का चिप क्षेत्र पागल 456 वर्ग मिलीमीटर तक पहुंच सकता है, जबकि एएमडी चिप्स का अधिकतम आकार आठ कोर के लिए सिर्फ 200 वर्ग मिलीमीटर है, उनके कई कोरकोर उत्पाद वास्तव में पैकेज के अंदर चार पासा के साथ दो-परत पीसीबी हैं।


यह आंकड़ा ईपीवाईसी और थ्रेड्रीपर प्रोसेसर के अंदर पीसीबी को दिखाता है। 16-कोर थ्रेडिपर के मामले में, हमारे पास अभी भी चार चिप्स हैं, लेकिन कोर के आधे अक्षम हैं। इसके बजाय केवल दो पासे का उपयोग क्यों नहीं किया जाता? या छोटे चार-कोर पासा का उपयोग करें?

सबसे पहले, सभी उद्देश्यों के लिए एक एकल चिप होना स्पष्ट रूप से बहुत सस्ता है जो एक परिवार को डिजाइन करता है।
दूसरा, पीसीबी, पैकेज आदि के लिए भी यही बात लागू होती है। उत्पादों के एक परिवार को डिजाइन करने की तुलना में अत्यधिक भागों को अक्षम करना आसान है।

तीसरा और शायद सबसे महत्वपूर्ण, 200-sq.mm की उपज। मर अभी भी 100% से दूर है, और कुछ पहले से ही गैर-निष्क्रिय कोर को निष्क्रिय करना इन दोष पासा का उपयोग करने का एक अच्छा तरीका है। इंटेल उनके दोष पासा के साथ ही करता है, लेकिन बड़े चिप क्षेत्र के कारण उनकी उपज की समस्याएं अधिक गंभीर हैं।


यहां हमारे पास और भी दिलचस्प उदाहरण है, फिर से एएमडी का। फ़िजी एक जीपीयू है जिसमें पैकेज के अंदर एम्बेडेड उच्च गति मेमोरी होती है। क्योंकि छोटी सिग्नल लाइनें उच्च गति और इसलिए उच्च प्रदर्शन प्राप्त करने की अनुमति देती हैं। अलग-अलग चिप्स को एक साथ रखने से इस और पिछले उदाहरण के बीच अंतर होता है। यह पाँच पासा नहीं है जिस तरह से एक ने सुझाव दिया हो सकता है, लेकिन बाईस! आइए क्रॉस सेक्शन देखें:


ऊपरी स्तर जीपीयू स्वयं मर जाता है और चार मेमोरी डाइस से जुड़ा होता है जिसे तथाकथित टीएसवी (थ्रू-सिलिकॉन-वायस) से जोड़ा जाता है - संपूर्ण चिप को छेदने वाले संपर्कों का संचालन करता है।


टीएसवी कैसा दिखता है।

TSV तकनीक स्मृति के लिए बनाई गई थी (किसी के पास बहुत अधिक मेमोरी नहीं हो सकती है, ठीक है?), लेकिन यह अब व्यापक रूप से है, आंशिक रूप से GPU और मेमोरी के तहत मरने के लिए धन्यवाद।

डाई को सिलिकॉन इंटरपोजर कहा जाता है और यह धातु के कुछ (या कई) स्तरों के साथ और टीएसवी के साथ सिलिकॉन से बने पीसीबी के लिए एक विकल्प है। ये इंटरपोज़र एक पैकेज सब्सट्रेट के साथ उनके ऊपर कई चिप्स को जोड़ने के लिए मौजूद हैं। सिलिकॉन तकनीक किसी भी पीसीबी (कुछ माइक्रोन से नीचे) की तुलना में छोटे फीचर का आकार देने की अनुमति देती है, लेकिन इस तरह इसे सिलिकॉन तकनीक के लिए बहुत सरल और सस्ता माना जाएगा। छोटे फीचर का आकार और TSV का मतलब है कि किसी भी पीसीबी द्वारा प्रदान किया गया बेहतर प्रदर्शन, जबकि उपज बहुत अधिक होगी। Interposers (MEMS के साथ) बहुत ही दिलचस्प और महत्वपूर्ण बाजार हैं, खासकर जब वे 200, 150 और यहां तक ​​कि 100 मिमी वेफर्स के लिए पुराने उपकरणों के पुन: उपयोग की अनुमति देते हैं।

वैसे, क्या आप ऊपर दिए गए आंकड़े में गलती कर सकते हैं?

Xilinx 3 डी-एकीकरण का एक और अग्रणी है। उनके उत्पाद एएमडी के लोगों के पास हैं (विशेष रूप से महत्वपूर्ण मात्रा में मेमोरी ले जाने वाले उत्पाद), और उसी कारण से। FPGA एक ऐसा बाजार है जहाँ छोटी प्रक्रिया नोड पर जल्दी स्विच करने से प्रतिस्पर्धा पर भारी लाभ मिल सकता है। घटते हुए चिप आकार को तीन से चार गुना करने के लिए कहा जाता है कि दो या तीन बार उपज वृद्धि प्रक्रिया नोड के शुरुआती चरणों में होती है, 20 प्रतिशत से आधे से अधिक तक। इसके अलावा, एफपीजीए एक जटिल, लेकिन नियमित संरचना है, जो विनिर्माण समस्याओं के एक बड़े स्पेक्ट्रम की जांच के लिए लगभग आदर्श है। यह FPGA विक्रेताओं को फैब्स के लिए सबसे अच्छा शुरुआती पक्षी ग्राहक बनाता है, क्योंकि इस तरह का सहयोग दोनों पक्षों के लिए उपयोगी है। फैब को एक बेहतरीन टेस्ट चिप मिलती है जबकि विक्रेता कुछ महीनों के लिए प्रतिस्पर्धा से बाहर निकलने में सक्षम होता है।


यहां हम Xilinx से एक FPGA देख सकते हैं। ऊपरी डाई एक FPGA हिस्सा है जिसमें 40 माइक्रोमीटर के संपर्क के बीच का अंतर इंटरपॉसर कहलाता है। सबसे कम एक पैकेज है, जिसमें दर्जनों धातु की परतें हैं।


तुलना के लिए खतरनाक एलटर एफपीजीए मर जाते हैं। पाँच सौ साठ वर्ग मिलीमीटर! यदि आप प्रक्रिया इंजीनियरों को चारों ओर देखते हैं, तो उनकी देखभाल करें, दिल का दौरा पड़ने का खतरा है।

Intel / Altera स्पष्ट रूप से प्रतियोगियों की प्रगति को नहीं देखता है। यहां उनका ताज़ा SiP सॉल्यूशन है जिसे EMIB (एंबेडेड मल्टी-चिप इंटरकनेक्ट ब्रिज) कहा जाता है। एक अच्छा उदाहरण इंटेल स्ट्रैटिक्स 10 एफपीजीए है।


EMIB एक FPGA डाई (अभी भी सिर्फ एक है), मेमोरी पासा और परिधि पासा कनेक्ट करते हैं। क्या है EMIB? विशिष्ट इंटरप्रोज़र बहुत सस्ता है कि "कम्प्यूटेशनल" उसी आकार के मर जाते हैं जैसे कि इंटरपोसर बहुत बड़ी प्रक्रिया नोड का उपयोग करता है; हालाँकि, इंटरपोज़र अभी भी बहुत बड़ा है और इसलिए यह काफी महंगा है। क्या कोई इसे छोटा कर सकता है?


इंटेल का जवाब "हाँ हम कर सकते हैं"। EMIB के पीछे का विचार यह है कि एक बड़े के बजाय कुछ छोटे इंटरपोज़र्स का उपयोग किया जाए और उन्हें पैकेज में एकीकृत किया जाए।


यहाँ उत्पादों की एक छोटी गैलरी है, जो इंटरपोज़र्स के साथ बनाई गई है। देखो कि वे कितने विशाल हैं, और टुकड़ों से Xilinx कैसे बनाया जाता है।

सिर्फ प्रदर्शन से ज्यादा

नीचे चित्रा एनालॉग डिवाइसेस एडीसी और एक योजनाबद्ध आरेख है। अपने ठेठ पीसीबी की तरह दिखता है, बस छोटा है, है ना? हां, यह एक पीसीबी है, लेकिन पैकेज के बजाय नंगे पासा का उपयोग परजीवी और प्रदर्शन पर उनके प्रभाव को कम करने की अनुमति देता है। तथ्य यह है कि पूरे बोर्ड को एनालॉग डिवाइसेस में डिज़ाइन किया गया था, सिस्टम डिज़ाइन की गलती के खिलाफ सुरक्षा की एक परत को जोड़ता है और बेहतर उपयोगकर्ता अनुभव की ओर जाता है।



एक चाल भी है: क्या आप दो पासा एक दूसरे पर पैक देखते हैं? उच्चतर ADC के सक्रिय घटकों (ट्रांजिस्टर) और संभवतया एक दोहरे परिचालन प्रवर्धक को एकीकृत करता है, जबकि निचली डाई में निष्क्रिय (प्रतिरोधक और कैपेसिटर) होते हैं। अलग-अलग मरने पर पैसिव्स रखने से उन्हें बहुत बड़ा बना दिया जाता है और इसलिए मुख्य डाई को बड़ा और अधिक महंगा किए बिना पैरामीटर भिन्नता को कम किया जाता है। पैरामीटर भिन्नता में कमी एनालॉग सर्किट के लिए एक बड़ी बात है, और यह यहां सस्ते में हासिल की गई है।

सब कुछ एक ही डाई पर किया जा सकता है (और अक्सर किया जाता है, विशेष रूप से एम्बेडेड ADCs पर), लेकिन इस तरह की डाई बड़ी होगी (जिसका अर्थ "अधिक महंगा" और "कम उपज के साथ" हो सकता है), और प्रौद्योगिकी को सभी का समर्थन करना चाहिए आवश्यक विकल्प (जिसका अर्थ बड़ी संख्या में मास्क के कारण "अधिक महंगा" है)। इसके अलावा, जब आप एक ही चिप पर कई विषम ब्लॉकों को जोड़ते हैं, तो आपको उनके क्रॉस-प्रभाव से निपटना होगा। एनालॉग भागों पर डिजिटल शोर प्रभाव शायद सबसे महत्वपूर्ण है, लेकिन केवल एक ही नहीं।

पैकेज की अतिरिक्त कार्यक्षमता

जैसा कि हमने पहले देखा, पैकेजिंग उत्पाद को सस्ता कर सकती है और उसे बेहतर भी बना सकती है। लेकिन क्या होगा अगर हम उत्पाद के सार्थक हिस्से के रूप में पैकेज का उपयोग करें?

इंटेल ने अपने हसवेल माइक्रोप्रोसेसरों में तथाकथित FIVR (पूरी तरह से एकीकृत वोल्टेज नियामक) लागू किया। FIVR का उद्देश्य अपेक्षाकृत उच्च इनपुट वोल्टेज (1.8 V) को निम्न और वास्तविक समय नियंत्रणीय कोर आपूर्ति वोल्टेज में बदलना है। सक्रिय घटक ऑन-चिप हैं, जबकि निष्क्रिय (कैपेसिटर और इंडक्शन) प्रोसेसर पैकेज में शामिल हैं।


इंटीग्रेटेड इंडक्शन चिप डिजाइनरों का सिरदर्द है, क्योंकि यह खराब, बड़ा और कम इंडक्शन के साथ है। इसका उपयोग रेडियो-फ्रीक्वेंसी चिप्स में किया जाता है, लेकिन पावर ट्रांसफर की कोई संभावना नहीं है। इंटेल ने दर्जनों छोटे प्रेरकों को प्रोसेसर पैकेज में एकीकृत करके समस्या को हल किया। ये प्रेरक 160 मेगाहर्टज पर फेरोमैग्नेटिक कोर के बिना काम कर रहे हैं। ऐसा करने पर, Intel ने उनके डिवाइस के लिए आपूर्ति आवश्यकताओं को सरल बनाया।

हालांकि, इंटेल ने अंततः FIVR को हटा दिया, और नई पीढ़ियों के लिए अधिक पारंपरिक आपूर्ति दृष्टिकोण पर वापस लौटा। कुछ अफवाहें थीं कि FIVR वापस आ सकती है, लेकिन अंत में वे सिर्फ अफवाहें थीं।

पैकेज में पैसिव्स को इंटीग्रेट करने के अन्य विकल्पों में से एक है LTCC (लो टेम्पर्ड कॉफर्ड सिरेमिक)। कुछ सीमाएं और मुद्दे हैं (जैसे सीमित नाममात्र मूल्यों और सटीक), लेकिन यह तकनीक सक्रिय रूप से विकसित है। बहुपरत LTCC पैकेज इस तरह दिखता है:


सभी प्रकार के निष्क्रिय घटकों का प्रतिनिधित्व यहां किया जाता है, यहां तक ​​कि धातु हीट सिंक (यह पावर आरएफ आईसी के लिए एक पैकेज है)। कोई कह सकता है कि यह सिर्फ एक पैकेज नहीं है, बल्कि पैकेज और सिरेमिक पीसीबी का मिश्रण है, ये चीजें आरएफ सर्किट के लिए बहुत लोकप्रिय हैं और अपेक्षाकृत कम मात्रा में सस्ती हैं।

और क्या?

पैकेज में सिस्टम के लिए कई संभावित अनुप्रयोग हैं, और उन सभी को सूचीबद्ध करना असंभव है। यह भी ध्यान देने योग्य है कि वे नई प्रक्रिया नोड्स की तुलना में काफी सस्ते हैं, जो उनके वाणिज्यिक आकर्षण को बढ़ाता है।

Optoelectronic सिस्टम इस लेख के लिए अंतिम लेकिन कम से कम उदाहरण नहीं हैं। सिलिकॉन की आपूर्ति और नियंत्रण चिप्स के साथ ऑप्टिकल रिसीवर / ट्रांसमीटर (अक्सर यौगिक अर्धचालक पर बनाया गया) को संयोजित करने की क्षमता बहुत आशाजनक है। नीचे चित्र 400 Gbit / s (और 1 Tbit / s भविष्य के लिए वादा किया गया है) का एक प्रोटोटाइप है, IMEC में डिज़ाइन किया गया ऑप्टिकल लिंक।


पानी ठंडा करने के लिए एकीकृत केशिकाओं के साथ इंटरपॉज़र्स जैसे कई अन्य अनुप्रयोग भी हैं (न केवल गेमिंग और खनन के लिए, बल्कि पावर स्विच और लेजर के लिए भी), एकीकृत एमईएमएस और केवल भगवान ही जानता है कि और क्या है। और जाहिर है कि हम सर्वव्यापी इंटरनेट ऑफ थिंग्स से बच नहीं सकते, जहां छोटे आकार, कम नुकसान और रेडियो और कम्प्यूटेशनल ब्लॉक को एक साथ एकीकृत करने की क्षमता सभी महत्वपूर्ण हैं।

माना जाता है कि चिप पैकेज कई लोगों द्वारा माइक्रोइलेक्ट्रॉनिक में अगला बड़ा कदम है, और हम संभवतः निकट भविष्य में बहुत सारे उज्ज्वल विचारों को देखेंगे।