एक्स 86 प्रणाली में बाहरी उपकरणों से व्यवधान। भाग 3. कोरबूट उदाहरण का उपयोग करके चिपसेट में इंटरप्ट रूटिंग को कॉन्फ़िगर करना

हम x86 सिस्टम में बाहरी उपकरणों से इंटरप्ट को कॉन्फ़िगर करने पर विचार करना जारी रखते हैं।
भाग 1 ( व्यवधान नियंत्रकों के विकास ) में, हमने अंतःक्रिया 2 और लिनक्स कर्नेल बूट विकल्पों में, रुकावट नियंत्रकों और सामान्य शब्दों की सैद्धांतिक नींवों की जांच की, हमने देखा कि कैसे व्यवहार में ओएस नियंत्रकों के बीच चयन करता है। इस भाग में, हम देखेंगे कि चिपसेट में इंटरप्ट कंट्रोलर्स के लिए BIOS IRQ रूटिंग को कैसे कॉन्फ़िगर करता है।

कोई भी आधुनिक BIOS विकास कंपनी (अवार्डबॉस / एएमआईबीआईओएस / इंसीड) अपने कार्यक्रमों के स्रोत कोड का खुलासा नहीं करती है। लेकिन सौभाग्य से, कोरबूट , मुफ्त सॉफ्टवेयर के साथ मालिकाना BIOS को बदलने के लिए एक परियोजना है। उनके कोड में, हम देखेंगे कि चिपसेट में इंटरप्ट राउटिंग को कैसे कॉन्फ़िगर किया गया है।

सिद्धांत

सबसे पहले, हमारे सैद्धांतिक ज्ञान को ताज़ा करें और पूरक करें। भाग 1 में, हमने PIC और APIC के मामले के लिए एक सामान्य व्यवधान पथ की पहचान की।

पीआईसी:



APIC:



इन आंकड़ों में, PCI डिवाइस → PIR मैपिंग को अमूर्त रूप से दिखाया गया है; वास्तव में, यह कुछ अधिक जटिल है। वास्तव में, प्रत्येक PCI डिवाइस में 4 इंटरप्ट लाइन्स (INTA #, INTB #, INTC #, INTD #) होती हैं। प्रत्येक PCI डिवाइस में अधिकतम 8 फ़ंक्शन हो सकते हैं और प्रत्येक फ़ंक्शन में पहले से ही एक INTx # रुकावट होती है। INTx # डिवाइस के प्रत्येक फ़ंक्शन को कौन सी लाइन खींचेगा या तो हार्डवेयर में तय किया गया है या डिवाइस के कॉन्फ़िगरेशन द्वारा निर्धारित किया गया है।



संक्षेप में, फ़ंक्शन अलग-अलग लॉजिकल ब्लॉक हैं। उदाहरण के लिए, एक PCI डिवाइस में एक Smbus नियंत्रक फ़ंक्शन, एक SATA नियंत्रक फ़ंक्शन, एक LPC ब्रिज फ़ंक्शन हो सकता है। ओएस की ओर, प्रत्येक फ़ंक्शन अपने पीसीआई कॉन्फ़िगरेशन कॉन्फ़िगरेशन स्थान के साथ एक अलग डिवाइस है।

पीसीआई उपकरण में सबसे सरल (और सबसे आम) मामले में, केवल एक फ़ंक्शन है, जिसमें से अवरोध INTA # लाइन के माध्यम से है। लेकिन सामान्य तौर पर, डिवाइस में 4 से अधिक फ़ंक्शन भी हो सकते हैं (जैसा कि हमने 8 से पहले कहा था), फिर उनमें से कुछ को एक इंटेक्स # लाइन पर लगाया जाना होगा (पीसीआई इंटरफेरट्स लाइन को विभाजित कर सकते हैं)। इसके अलावा, विशेष रजिस्टरों को लिखकर चिपसेट में शामिल पीसीआई उपकरणों के लिए, यह इंगित करना अक्सर संभव होता है कि कौन से फ़ंक्शंस जो इंटेक्स # लाइनों का उपयोग करते हैं (और क्या उनका उपयोग किया जाता है)।

अपने ज्ञान को व्यवस्थित करते हुए, हम INTx # → PIRQy → IRQz, के माध्यम से किसी भी PCI फ़ंक्शन से रुकावट के मार्ग (मार्ग) को निरूपित करते हैं:

• PCI डिवाइस का INTx # - लाइन INT # (INTA #, INTB #, INTC #, INTD #) जो फ़ंक्शन का उपयोग करेगा।
• PIRQy - PIRQ लाइन (PIRQA, PIRQB, ...) PIR से जिसमें INTx # लाइन जुड़ी हुई है
• IRQz - बाधा नियंत्रक (APIC / PIC) पर IRQ लाइन (0, 1, 2, ...), जो PIRQy लाइन से जुड़ी है

आप सिर्फ हर जगह INTA # → PIRQA, INTB # → PIRQB, ... को कनेक्ट क्यों नहीं कर सकते ...?

रूटिंग को स्थापित करने से परेशान क्यों? मान लीजिए कि हम सभी पीसीआई उपकरणों से एक ही PIRQ लाइनों के लिए सभी बाधा लाइनों को परेशान और प्राप्त नहीं करने का निर्णय लेते हैं। आइए इसे कहते हैं:

• INTA # → PIRQA
• INTB # → PIRQB
• INTC # → PIRQC
• INTD # → PIRQD

जैसा कि हमने ऊपर कहा, सबसे सामान्य मामला तब होता है जब पीसीआई डिवाइस में एक फ़ंक्शन होता है, और इसकी रुकावट INTA # लाइन से जुड़ी होती है (क्योंकि डिवाइस डेवलपर को इसे अलग तरीके से क्यों शुरू करना चाहिए?)। इसलिए यदि हम अचानक सभी लाइनों को शुरू करने का निर्णय लेते हैं जैसा कि हमने लिखा है, तो उपकरणों से लगभग सभी व्यवधानों को PIRQA लाइनों में विभाजित किया जाएगा। मान लीजिए कि वह IRQ16 पर घाव कर रही है। फिर हर बार जब प्रोसेसर को सूचित किया जाता है कि IRQ16 लाइन पर एक बाधा उत्पन्न हुई है, तो उसे IRQ16 लाइन (PIRQA) से जुड़े सभी उपकरणों के ड्राइवरों से पूछताछ करनी होगी यदि उनके पास इसके लिए कोई बाधा है। यदि ऐसे कई उपकरण हैं, तो यह स्वाभाविक रूप से व्यवधान के लिए सिस्टम की प्रतिक्रिया को तेज नहीं करेगा। और इस मामले में PIRQB-PIRQD लाइनें अधिकांश भाग के लिए निष्क्रिय रहेंगी। स्पष्टता के लिए, समस्या को दर्शाती आकृति:



लेकिन सब कुछ इस तरह किया जा सकता है:



तस्वीर थोड़ी भ्रमित करने वाली है, लेकिन बात यह है कि हम बस INTx # लाइनों को PIRQy के साथ राउंड-रॉबिन (PIRQA, PIRQB, PIRQC, PIRQD, PIRQB, PIRQB, PIRQC, PIRQD, PIRQA, PIRQB, PIRQC, PIRQC से जोड़ते हैं) ..)

यह ध्यान दिया जाना चाहिए कि यहां यह ध्यान रखना आवश्यक है कि न केवल पीसीआई फ़ंक्शन की समान संख्या प्रत्येक पीआईआरक्यू लाइन पर भरी हुई है। आखिरकार, कुछ फ़ंक्शन बहुत मुश्किल से ही व्यवधान पैदा कर सकते हैं, और कुछ स्थायी रूप से (उदाहरण के लिए ईथरनेट नियंत्रक)। इस मामले में, यहां तक ​​कि इस तरह के एक समारोह के साथ व्यवधान के लिए एक अलग PIRQ लाइन का आवंटन काफी उचित हो सकता है।

पूर्वगामी के आधार पर, अन्य बातों के अलावा, BIOS डेवलपर के पास यह सुनिश्चित करने का कार्य है कि PIRQ लाइनें समान रूप से रुकावट के साथ भरी हुई हैं।

BIOS को क्या करना चाहिए?

हम आकृति में व्यवस्थित होते हैं:

• 1) बताएं कि PCI डिवाइस के प्रत्येक फ़ंक्शन INTx की कौन सी लाइन खींचती है
  बाहरी पीसीआई उपकरणों के लिए, यह आइटम नहीं किया जाता है, लेकिन चिपसेट में शामिल पीसीआई उपकरणों के कार्यों के लिए यह अच्छी तरह से हो सकता है।
• 2) प्रत्येक PCI डिवाइस के लिए INTx # → PIRQy मैपिंग कॉन्फ़िगर करें
  यह ध्यान देने योग्य है कि चार से अधिक मानक PIRQy सिग्नल (PIRQA, PIRQB, PIRQC, PIRQD) हो सकते हैं। उदाहरण के लिए 8: PIRQA-PIRQH।

PIRQy सिग्नल चयनित इंटरप्ट कंट्रोलर (APIC / PIC) की IRQz लाइन पर चलते हैं। चूंकि हम सभी संभावित लोडिंग विधियों का समर्थन करना चाहते हैं ( भाग 2 देखें), हमें दोनों मैपिंग भरने की आवश्यकता है:

• 3 ए) संचार PIR → I / O APIC के लिए मैपिंग PIRQy → IRQz1 में भरें
  लेकिन आम तौर पर यह आवश्यक नहीं है, क्योंकि पीआईसीआई लाइनों को एपीआईसी लाइन पर तय किया गया है। आम समाधान PIRQA → IRQ16, PIRQB → IRQ17, ... सबसे सरल समाधान है, क्योंकि PIRQy लाइनों को नियंत्रक लाइनों P16 पर रखकर, आपको ISA उपकरणों से अविभाज्य अवरोधों के साथ संघर्ष के बारे में चिंता करने की ज़रूरत नहीं है।
• 3 बी) संचार PIR → PIC के लिए मैपिंग PIRQy → IRQz2 भरें
  यह उस स्थिति में प्रदान किया जाना चाहिए जब हम PIC नियंत्रक के माध्यम से रूटिंग का उपयोग करते हैं। एपीआईसी के मामले में इस तरह का कोई भी अस्पष्ट समाधान नहीं है, क्योंकि पीआईसी के मामले में, किसी को आईएसए उपकरणों से अविभाज्य अवरोधों के साथ संघर्ष की संभावना के बारे में पता होना चाहिए।

अंतिम चौथा आइटम बाधा राउटिंग का निर्धारण करने में ओएस की मदद करने के लिए आवश्यक है। डिवाइस स्वयं आमतौर पर इन रजिस्टरों का उपयोग नहीं करता है।

• 4) प्रत्येक PCI फ़ंक्शन के लिए इंटरप्ट लाइन / इंटरप्ट पिन रजिस्टर भरें
  सामान्य तौर पर, इंटरप्ट पिन रजिस्टर स्वचालित रूप से पॉप्युलेट होता है और आमतौर पर रीड-ओनली होता है, इसलिए भरने में सबसे अधिक संभावना केवल इंटरप्ट लाइन रजिस्टर को भरने की आवश्यकता होती है। यह उस स्थिति में प्रदान किया जाना चाहिए जब हम राउटर को बाधित करने के बारे में किसी भी तालिका के साथ ओएस प्रदान किए बिना PIC नियंत्रक के माध्यम से रूटिंग का उपयोग करते हैं (फिर से देखें 2 देखें)। यदि टेबल प्रदान की जाती हैं और यह मैपिंग रूटिंग टेबल ($ पीआईआर / एसीपीआई) के अनुरूप है, तो ओएस अक्सर इसे छोड़ देता है।

यह ध्यान दिया जाना चाहिए कि हम अभी तक $ पीआईआर / एमपीटेबल / एसीपीआई तालिकाओं को नहीं छूते हैं और विचार करते हैं कि सिस्टम लोडर पर नियंत्रण स्थानांतरित करने से पहले रूटिंग इंटरप्ट के संदर्भ में चिपसेट रजिस्टरों को कैसे कॉन्फ़िगर किया जाए। इंटरप्ट टेबल एक अलग लेख (संभवतः भविष्य का एक) के लिए एक विषय है।

तो, सैद्धांतिक नींव का अध्ययन किया जाता है, आखिरकार हम अभ्यास करना शुरू करते हैं!

अभ्यास

इस श्रृंखला के लेखों के लिए एक उदाहरण के रूप में, मैं एक इंटेल हैशवेल i7 प्रोसेसर और एक लिंक्सएक्स-एलपी चिपसेट के साथ एक कस्टम बोर्ड का उपयोग करता हूं। इस बोर्ड पर, मैंने सीबीआईओएस के साथ मिलकर कोरबूट लॉन्च किया। कोरबूट हार्डवेयर-विशिष्ट आरंभीकरण प्रदान करता है, और सीबीआईओएस पेलोड ऑपरेटिंग सिस्टम के लिए एक BIOS इंटरफ़ेस प्रदान करता है। इस लेख में, मैं कोरबूट को कॉन्फ़िगर करने की प्रक्रिया का वर्णन नहीं करूंगा, लेकिन बस एक उदाहरण के साथ दिखाने की कोशिश करूंगा कि बाहरी उपकरणों से IRQ इंटरप्ट करने के लिए चिपसेट में किस तरह की BIOS सेटिंग्स की जानी चाहिए।

चूंकि कोरबूट प्रोजेक्ट सक्रिय रूप से विकसित हो रहा है ताकि लेख हमेशा अद्यतित रहे, हम नवीनतम निश्चित संस्करण 4.9 (रिलीज़ 2018-12-20) के उदाहरण का उपयोग करके कोड पर विचार करेंगे।

मेरा निकटतम मदरबोर्ड Google बेल्टो है जिसमें पैंथर भिन्नता है। इस मदरबोर्ड के लिए मुख्य फ़ोल्डर "src \ mainboard \ google \ beltino" फ़ोल्डर है। सभी सेटिंग्स यहां केंद्रित हैं और कोड इस बोर्ड के लिए विशिष्ट है।

तो, आइए, यह छांटना शुरू करें कि उपरोक्त आइटम कहाँ कॉन्फ़िगर किए गए हैं:

1) बताएं कि PCI डिवाइस के प्रत्येक फ़ंक्शन INTx की कौन सी लाइन खींचती है

यह जानकारी DxxIP (डिवाइस xx इंटरप्ट पिन रजिस्टर (IP) रजिस्टरों के माध्यम से rcba_config संरचना में फ़ाइल "src / mainboard / google / beltino / romstage.c" में परिभाषित की गई है। यह रजिस्टर बताता है कि कौन सा पिन INTx # (ए / बी / सी / डी) डिवाइस के प्रत्येक कार्य को एक बाधा उत्पन्न करता है।

संभावित विकल्प ( "src / southbridge / Intel / lynxpoint / pch.h" फ़ाइल देखें ):

0h = No interrupt 1h = INTA# 2h = INTB# 3h = INTC# 4h = INTD# 

यह माना जाता है कि कई कार्य एक ही पिन का उपयोग करते हैं।

यह माना जाता है कि कार्य रुकावट के लिए पिन का उपयोग नहीं कर सकते हैं (कोई रुकावट नहीं)।
जैसा कि हमने लेख की शुरुआत में आंकड़े में देखा था।

पूर्ण कोड हमारे द्वारा निर्दिष्ट आइटम के लिए जिम्मेदार है:

 /* Device interrupt pin register (board specific) */ RCBA_SET_REG_32(D31IP, (INTC << D31IP_TTIP) | (NOINT << D31IP_SIP2) | (INTB << D31IP_SMIP) | (INTA << D31IP_SIP)), RCBA_SET_REG_32(D29IP, (INTA << D29IP_E1P)), RCBA_SET_REG_32(D28IP, (INTA << D28IP_P1IP) | (INTC << D28IP_P3IP) | (INTB << D28IP_P4IP)), RCBA_SET_REG_32(D27IP, (INTA << D27IP_ZIP)), RCBA_SET_REG_32(D26IP, (INTA << D26IP_E2P)), RCBA_SET_REG_32(D22IP, (NOINT << D22IP_MEI1IP)), RCBA_SET_REG_32(D20IP, (INTA << D20IP_XHCI)), 

बेहतर समझ के लिए, कुछ उदाहरणों पर विचार करें:

उदाहरण 1:

डिवाइस 0x1d (दशमलव में 29) में एक फ़ंक्शन (EHCI नियंत्रक) है।

इस स्थिति में, INTA # के लिए एक व्यवधान प्रदान करें।

00: 1d.0 - INTA #

 RCBA_SET_REG_32(D29IP, (INTA << D29IP_E1P)), 

उदाहरण 2:
डिवाइस 0x1f (दशमलव में 31) में थर्मल सेंसर नियंत्रक (00: 1f.6), SATA नियंत्रक 2 (00: 1f.2), SMBus नियंत्रक (00: 1f.3), SATA नियंत्रक 1 (00: 1f) कार्य हैं .2)। हम केवल SMBus नियंत्रक, SATA नियंत्रक 1 और थर्मल सेंसर नियंत्रक का उपयोग करना चाहते हैं।

00: 1f.2 - INTA # (SATA नियंत्रक 1)
00: 1f.3 - INTB # (SMBus कंट्रोलर)
00: 1f.2 - कोई व्यवधान (SATA नियंत्रक 2 का उपयोग नहीं किया जाता है)
00: 1f.6 - INTC # (थर्मल सेंसर नियंत्रक)

इस कॉन्फ़िगरेशन के लिए, आपको लिखना चाहिए:

 RCBA_SET_REG_32(D31IP, (INTC << D31IP_TTIP) | (NOINT << D31IP_SIP2) | (INTB << D31IP_SMIP) | (INTA << D31IP_SIP)), 

उदाहरण 3:

एक डिवाइस में, हमारे लिए आवश्यक फ़ंक्शन की संख्या 4 से अधिक है। 0x1c डिवाइस में, प्रत्येक फ़ंक्शन पीसीआई एक्सप्रेस पोर्ट के लिए जिम्मेदार है। पोर्ट के लिए 0-5 से काम करने के लिए, और समान रूप से लाइनों के बीच वितरित किए जाने के लिए आप इसे कॉन्फ़िगर कर सकते हैं:

00: 1c.0 - INTA # (पीसीआई एक्सप्रेस पोर्ट 0)
00.1c.1 - INTB # (पीसीआई एक्सप्रेस पोर्ट 1)
00.1c.2 - INTC # (पीसीआई एक्सप्रेस पोर्ट 2)
00.1c.3 - INTD # (पीसीआई एक्सप्रेस पोर्ट 3)
00.1c.4 - INTA # (पीसीआई एक्सप्रेस पोर्ट 4)
00.1c.5 - INTB # (पीसीआई एक्सप्रेस पोर्ट 5)
00.1c.6 - कोई रुकावट (उपयोग नहीं किया गया पोर्ट)
00.1c.7 - कोई रुकावट (उपयोग नहीं किया गया पोर्ट)

 RCBA_SET_REG_32(D28IP, (INTA << D28IP_P1IP) | (INTB << D28IP_P2IP) | (INTC << D28IP_P3IP) | (INTD << D28IP_P4IP) | (INTA << D28IP_P5IP) | (INTB << D28IP_P6IP) | (NOINT << D28IP_P7IP) | (NOINT << D28IP_P8IP)), 

2) प्रत्येक PCI डिवाइस के लिए INTx # → PIRQy मैपिंग कॉन्फ़िगर करें

यह जानकारी "src \ mainboard \ google \ belino \ romstage.c" फ़ाइल में भी परिभाषित की गई है
rcba_config संरचना में, लेकिन पहले से ही DxxIR (डिवाइस xx इंटरप्ट रूट रजिस्टर) रजिस्टर के माध्यम से।

इस रजिस्टर में जानकारी से पता चलता है कि PIRQx लाइन (A / B / C / D / E / F / G / H) प्रत्येक INTx # इंटरप्ट लाइन किससे जुड़ी है।

 /* Device interrupt route registers */ RCBA_SET_REG_32(D31IR, DIR_ROUTE(PIRQG, PIRQC, PIRQB, PIRQA)),/* LPC */ RCBA_SET_REG_32(D29IR, DIR_ROUTE(PIRQD, PIRQD, PIRQD, PIRQD)),/* EHCI */ RCBA_SET_REG_32(D28IR, DIR_ROUTE(PIRQA, PIRQB, PIRQC, PIRQD)),/* PCIE */ RCBA_SET_REG_32(D27IR, DIR_ROUTE(PIRQG, PIRQG, PIRQG, PIRQG)),/* HDA */ RCBA_SET_REG_32(D22IR, DIR_ROUTE(PIRQA, PIRQA, PIRQA, PIRQA)),/* ME */ RCBA_SET_REG_32(D21IR, DIR_ROUTE(PIRQE, PIRQF, PIRQF, PIRQF)),/* SIO */ RCBA_SET_REG_32(D20IR, DIR_ROUTE(PIRQC, PIRQC, PIRQC, PIRQC)),/* XHCI */ RCBA_SET_REG_32(D23IR, DIR_ROUTE(PIRQH, PIRQH, PIRQH, PIRQH)),/* SDIO */ 

उदाहरण 1:

0x1c डिवाइस (दशमलव प्रणाली में 28) PCIe पोर्ट है जैसा कि हम पहले ही पता लगा चुके हैं।

हम "सीधा" कनेक्शन बनाते हैं:

• INTA # → PIRQA
• INTB # → PIRQB
• INTC # → PIRQC
• INTD # → PIRQD

 RCBA_SET_REG_32(D28IR, DIR_ROUTE(PIRQA, PIRQB, PIRQC, PIRQD)) 

उदाहरण 2:

डिवाइस 0x1d (दशमलव में 29) - INTA # पर एक फ़ंक्शन (EHCI नियंत्रक), अन्य लाइनों का उपयोग नहीं किया जाता है।

INTA # लाइन को PIRQD से कनेक्ट करें:

 RCBA_SET_REG_32(D29IR, DIR_ROUTE(PIRQD, PIRQD, PIRQD, PIRQD)) 

इस मामले में, केवल पहला PIRQD रिकॉर्ड (INTA # के लिए) समझ में आता है, बाकी का कोई मतलब नहीं है।

3a) मैपिंग भरें PIRQy → IRQz1 (PIR → APIC)

जैसा कि हमने पहले ही कहा है, मैपिंग अक्सर यहां तय की जाती है, और यह मामला कोई अपवाद नहीं है।

• PIRQA → IRQ16
• PIRQB → IRQ17
• ...
• PIRQH → IRQ23

3 बी) मैपिंग भरें PIRQy → IRQz2 (PIR → PIC)

कोरबूट में, इन रजिस्टरों को भरने की सामग्री को मदरबोर्ड फ़ोल्डर "src \ mainboard \ google \ belino \" में devicetree.cb फ़ाइल में परिभाषित किया गया है।

devicetree.cb (लिनक्स कर्नेल में एक समान अवधारणा के साथ संचार के लिए नाम devicetree, और "सीबी" कोरबूट के लिए कम है) एक विशेष फ़ाइल है जो इस मदरबोर्ड के कॉन्फ़िगरेशन को दर्शाती है: कौन सा प्रोसेसर, चिपसेट का उपयोग किया जाता है, कौन से डिवाइस उन पर शामिल हैं, जो बंद आदि इसके अलावा, चिपसेट के कॉन्फ़िगरेशन के लिए विशेष जानकारी इस फ़ाइल में निर्दिष्ट की जा सकती है। यह केवल मामला है जो हमें चाहिए:

 register "pirqa_routing" = "0x8b" register "pirqb_routing" = "0x8a" register "pirqc_routing" = "0x8b" register "pirqd_routing" = "0x8b" register "pirqe_routing" = "0x80" register "pirqf_routing" = "0x80" register "pirqg_routing" = "0x80" register "pirqh_routing" = "0x80" 

ये लाइनें मैपिंग PIRQy → IRQz2 निर्दिष्ट करती हैं। कोड में, devicetree.cb फ़ाइल को पार्स करने के बाद, वे "config-> pirqX_rout" वेरिएबल्स में बदल जाते हैं।

चर "config-> pirqa_rout = 0x8b" का अर्थ होगा कि PIRQA PIC नियंत्रक के IRIC11 इंटरप्ट लाइन (0x0b = 11) से जुड़ा हुआ है, हालाँकि, उच्च बिट (जो 0x80 है) का अर्थ है कि इंटरप्ट रूटिंग नहीं की जाती है। ईमानदारी से, मेरे अनुभव में यह एक गलती है, डिफ़ॉल्ट रूप से यह PIC रूटिंग को चालू करने के लायक है, ऑपरेटिंग सिस्टम स्वयं को आवश्यक होने पर इस बिट को 1 पर सेट करके I / O APIC पर स्विच करने में सक्षम होगा।

यही है, इस मामले में यह लिखना अधिक सही होगा:

 register "pirqa_routing" = "0x0b" register "pirqb_routing" = "0x0a" register "pirqc_routing" = "0x0b" register "pirqd_routing" = "0x0b" register "pirqe_routing" = "0x80" # not used register "pirqf_routing" = "0x80" # not used register "pirqg_routing" = "0x80" # not used register "pirqh_routing" = "0x80" # not used 

हमने अंतिम 4 को बाधित नहीं किया, क्योंकि IRQ0 व्यवधान हमेशा सिस्टम टाइमर के तहत उपयोग किया जाता है और स्पष्ट रूप से अनुपलब्ध है ( सामान्य आईबीएम-पीसी संगत इंटरप्ट जानकारी देखें )।

लेकिन अगर हम बिंदु 2 पर करीब से नज़र डालें), तो हम देखेंगे कि कुछ PCI डिवाइस PIRQE-PIRQH लाइनों का उपयोग करते हैं, इसलिए उन्हें असंबद्ध छोड़ना टूटे हुए उपकरणों का सही तरीका है।

इसलिए कुछ इस तरह लिखना बेहतर है:

 register "pirqa_routing" = "0x03" register "pirqb_routing" = "0x04" register "pirqc_routing" = "0x05" register "pirqd_routing" = "0x06" register "pirqe_routing" = "0x0a" register "pirqf_routing" = "0x0b" register "pirqg_routing" = "0x0e" register "pirqh_routing" = "0x0f" 

संबंधित रजिस्टरों की वास्तविक भरण फ़ाइल src \ Southbridge \ Intel \ lynxpoint \ lpc.c फ़ंक्शन pch_pirq_init में होती है।

रजिस्टर भरने के लिए जिम्मेदार कोड स्निपेट:

 /* Get the chip configuration */ config_t *config = dev->chip_info; pci_write_config8(dev, PIRQA_ROUT, config->pirqa_routing); pci_write_config8(dev, PIRQB_ROUT, config->pirqb_routing); pci_write_config8(dev, PIRQC_ROUT, config->pirqc_routing); pci_write_config8(dev, PIRQD_ROUT, config->pirqd_routing); pci_write_config8(dev, PIRQE_ROUT, config->pirqe_routing); pci_write_config8(dev, PIRQF_ROUT, config->pirqf_routing); pci_write_config8(dev, PIRQG_ROUT, config->pirqg_routing); pci_write_config8(dev, PIRQH_ROUT, config->pirqh_routing); 

रजिस्टर पता स्थिरांक एक ही pch.h फ़ाइल में वर्णित हैं

 #define PIRQA_ROUT 0x60 #define PIRQB_ROUT 0x61 #define PIRQC_ROUT 0x62 #define PIRQD_ROUT 0x63 #define PIRQE_ROUT 0x68 #define PIRQF_ROUT 0x69 #define PIRQG_ROUT 0x6A #define PIRQH_ROUT 0x6B 

इस चिपसेट के लिए PIRQy → IRQz2 को मैप करना PIRQy_ROUT रजिस्टरों में LPC PCI डिवाइस (पता 00: 1f.0) को लिखा जाता है। यह ध्यान दिया जाना चाहिए कि अक्सर पीआईसी के प्रति सभी 15 IRQz2 लाइनों का उपयोग करने की अनुमति नहीं है, लेकिन केवल एक हिस्सा (उदाहरण के लिए, 3,4,5,6,7,9,10,11,12,14,15)। इन रजिस्टरों के विवरण में उन सूचनाओं के बारे में जानकारी होनी चाहिए जिनके लिए IRQs PIRQ लाइनों से इंटरप्ट करने के लिए उपलब्ध हैं। तो, ऊपर हमारे द्वारा प्रस्तावित मैपिंग केवल तभी संभव है जब PIRQ की लाइन IRQ3, IRQ4, IRQ5, IRQ6, IRQ10, IRQ11, IRQ14, IRQ15 पर उपलब्ध हो। लेकिन अगर हम pch_pirq_init फ़ंक्शन से पहले टिप्पणी को ध्यान से देखें, तो हम देखेंगे कि यह है:

 /* PIRQ[n]_ROUT[3:0] - PIRQ Routing Control * 0x00 - 0000 = Reserved * 0x01 - 0001 = Reserved * 0x02 - 0010 = Reserved * 0x03 - 0011 = IRQ3 * 0x04 - 0100 = IRQ4 * 0x05 - 0101 = IRQ5 * 0x06 - 0110 = IRQ6 * 0x07 - 0111 = IRQ7 * 0x08 - 1000 = Reserved * 0x09 - 1001 = IRQ9 * 0x0A - 1010 = IRQ10 * 0x0B - 1011 = IRQ11 * 0x0C - 1100 = IRQ12 * 0x0D - 1101 = Reserved * 0x0E - 1110 = IRQ14 * 0x0F - 1111 = IRQ15 * PIRQ[n]_ROUT[7] - PIRQ Routing Control * 0x80 - The PIRQ is not routed. */ 

4) प्रत्येक PCI फ़ंक्शन के लिए इंटरप्ट लाइन / इंटरप्ट पिन रजिस्टर भरें

PCI कॉन्फ़िगरेशन स्थान में (प्रत्येक PCI मानक के अनुसार कार्य करता है) हमारे लिए 2 रजिस्टर हैं:

• 3Ch: इंटरप्ट लाइन - यहां आपको IRQz2 नंबर (0 से 15 तक की संख्या) लिखने की जरूरत है, वह अवरोध संख्या जो फ़ंक्शन अंततः PIC नियंत्रक का उपयोग करते समय खींचती है
• 3Dh: इंटरप्ट पिन - दिखाता है कि कौन सी लाइन INTx # (A / B / C / D) फ़ंक्शन का उपयोग करती है

चलो आखिरी के साथ शुरू करते हैं। अनुच्छेद 1 में हमारे द्वारा बनाई गई चिपसेट सेटिंग्स (DxxIP रजिस्टर) के आधार पर इंटरप्ट पिन रजिस्टर स्वचालित रूप से भरा जाएगा और रीड-ओनली होगा।

तो यह है कि प्रत्येक PCI फ़ंक्शन के लिए IRQz2 व्यवधान के साथ इंटरप्ट लाइन रजिस्टर को आबाद करना है।

मैपिंग PIRQy → IRQz2 (आइटम 3 बी), और मैपिंग INTx # → PIRQy (आइटम 2) को जानते हुए, आप प्रत्येक फ़ंक्शन के लिए इंटरप्ट लाइन रजिस्टर में आसानी से भर सकते हैं, यह जानते हुए कि INTx (रुकावट 1) उपयोग करता है (आइटम 1)।

कोरबूट में, इंटरचेंज लाइन रजिस्टर भी sch \ Southbridge \ Intel \ lynxpoint \ lpc.c फ़ाइल में pch_pirq_init फ़ंक्शन में पॉपुलेट किए जाते हैं:

 /* Eric Biederman once said we should let the OS do this. * I am not so sure anymore he was right. */ for (irq_dev = all_devices; irq_dev; irq_dev = irq_dev->next) { u8 int_pin=0, int_line=0; if (!irq_dev->enabled || irq_dev->path.type != DEVICE_PATH_PCI) continue; int_pin = pci_read_config8(irq_dev, PCI_INTERRUPT_PIN); switch (int_pin) { case 1: /* INTA# */ int_line = config->pirqa_routing; break; case 2: /* INTB# */ int_line = config->pirqb_routing; break; case 3: /* INTC# */ int_line = config->pirqc_routing; break; case 4: /* INTD# */ int_line = config->pirqd_routing; break; } if (!int_line) continue; pci_write_config8(irq_dev, PCI_INTERRUPT_LINE, int_line); } 

किसी कारण से, यह कोड बताता है कि मैपिंग किसी भी स्थिति में है INTA # → PIRQA, INTB # → PIRQB, INTC # → PIRQC, INTD # → PIRQD। हालांकि व्यवहार में हमने देखा कि यह अलग हो सकता है (पैराग्राफ 2 देखें)।

आम तौर पर "एरिक बिडरमैन ने एक बार कहा था", और हमने इसे कहीं भी कॉपी किया:

 $ grep "Eric Biederman once said" -r src/ src/southbridge/intel/fsp_bd82x6x/lpc.c: /* Eric Biederman once said we should let the OS do this. src/southbridge/intel/i82801gx/lpc.c: /* Eric Biederman once said we should let the OS do this. src/southbridge/intel/i82801ix/lpc.c: /* Eric Biederman once said we should let the OS do this. src/southbridge/intel/lynxpoint/lpc.c: /* Eric Biederman once said we should let the OS do this. src/southbridge/intel/sch/lpc.c: /* Eric Biederman once said we should let the OS do this. 

सामान्य तौर पर, कोरबूट वास्तव में विरासत अवरोध समर्थन के बारे में परवाह नहीं करता है। इस गलती पर इतना हैरान होने के लायक नहीं है। आधुनिक ओएस लोड करते समय, यह आपको परेशान नहीं करेगा, लेकिन अगर आपको अचानक "एसपीआई = ऑफ नॉलेपिक" विकल्पों के साथ लिनक्स को लोड करने की आवश्यकता है, तो ऐसा करना संभव नहीं है।

निष्कर्ष

निष्कर्ष में, हम पीसीआई में रूटिंग के लिए चिपसेट में कॉन्फ़िगर किए जाने वाले विशिष्ट जानकारी को दोहराएंगे:

1. इंगित करें कि प्रत्येक PCI फ़ंक्शन को INTx # पंक्ति खींचती है
2. प्रत्येक PCI डिवाइस के लिए INTx # → PIRQy मैपिंग कॉन्फ़िगर करें
3. मैपिंग PIRQy → IRQz1 (PIR → APIC) और मैपिंग PIRQy → IRQz2 (PIR → PIC) भरें
4. प्रत्येक PCI फ़ंक्शन के लिए पीसीआई कॉन्फ़िगरेशन स्थान के इंटरप्ट लाइन / इंटरप्ट पिन रजिस्टर में भरें।