लेखक जॉन हेनेसी और डेविड पैटरसन, 2017 ट्यूरिंग अवार्ड के विजेता हैं "कंप्यूटर आर्किटेक्चर के डिजाइन और सत्यापन के लिए एक अभिनव व्यवस्थित और औसत दर्जे के दृष्टिकोण के लिए जो पूरे माइक्रोप्रोसेसर उद्योग पर स्थायी प्रभाव डालते हैं।" एसीएम के संचार में प्रकाशित लेख, फरवरी 2019, वॉल्यूम 62, नंबर 2, पीपी। 48-60, दोई: 10.1145 / 3282307

"जिन लोगों को अतीत याद नहीं है, उन्हें इसे दोहराने के लिए बर्बाद किया जाता है" - जॉर्ज संतायाना, 1905

हमने 60 जून से शुरू होने वाले कंप्यूटर आर्किटेक्चर की समीक्षा के साथ 4 जून, 2018 को ट्यूरिंग व्याख्यान शुरू किया। उसके अलावा, हम वर्तमान मुद्दों पर प्रकाश डालते हैं और भविष्य के अवसरों की पहचान करने की कोशिश करते हैं जो अगले दशक में कंप्यूटर वास्तुकला के क्षेत्र में एक नए स्वर्ण युग का वादा करते हैं। 1980 के दशक की तरह ही, जब हमने प्रोसेसर की लागत, ऊर्जा दक्षता, सुरक्षा और प्रदर्शन में सुधार पर अपना शोध किया, जिसके लिए हमें यह सम्मानजनक पुरस्कार मिला।

मुख्य विचार

• सॉफ्टवेयर प्रगति मे ड्राइव आर्किटेक्चरल इनोवेशन
  
• सॉफ्टवेयर और हार्डवेयर इंटरफेस के स्तर को बढ़ाने से वास्तु नवाचार के लिए अवसर पैदा होते हैं
  
• बाजार अंततः वास्तुकला विवाद में विजेता को निर्धारित करता है

सॉफ्टवेयर "निर्देश सेट आर्किटेक्चर" (आईएसए) नामक एक शब्दकोश के माध्यम से उपकरण के लिए "वार्ता" करता है। 1960 के दशक की शुरुआत में, आईबीएम के पास कंप्यूटर की चार असंगत श्रृंखलाएँ थीं, जिनमें से प्रत्येक की अपनी ISA, सॉफ्टवेयर स्टैक, I / O प्रणाली और बाज़ार में आला - क्रमशः छोटे व्यवसाय, बड़े व्यवसाय, वैज्ञानिक अनुप्रयोगों और वास्तविक समय प्रणालियों के लिए उन्मुख थी। ट्यूरिंग प्राइज विजेता फ्रेडरिक ब्रूक्स जूनियर सहित आईबीएम इंजीनियरों ने एक ऐसा आईएसए बनाने का फैसला किया जो प्रभावी रूप से चारों को एकजुट करता है।

उन्हें 8-बिट और 64-बिट बसों के साथ कंप्यूटर के लिए समान रूप से तेज आईएसए प्रदान करने के तरीके पर एक तकनीकी समाधान की आवश्यकता थी। एक अर्थ में, बसें कंप्यूटर की "मांसपेशियां" हैं: वे काम करते हैं, लेकिन "संपीड़ित" और "विस्तार" के लिए अपेक्षाकृत आसान हैं। तब और अब डिजाइनरों के लिए सबसे बड़ी चुनौती प्रोसेसर के "मस्तिष्क" - नियंत्रण उपकरण है। प्रोग्रामिंग से प्रेरित, कंप्यूटर विज्ञान के अग्रणी और ट्यूरिंग पुरस्कार विजेता मॉरिस विल्क्स ने इस प्रणाली को सरल बनाने के लिए विकल्प प्रस्तावित किए। नियंत्रण को दो-आयामी सरणी के रूप में प्रस्तुत किया गया था, जिसे उन्होंने "कंट्रोल स्टोर" (नियंत्रण स्टोर) कहा था। सरणी के प्रत्येक स्तंभ को एक नियंत्रण रेखा के अनुरूप किया गया था, प्रत्येक पंक्ति माइक्रो-इंस्ट्रक्शन थी, और माइक्रो-निर्देशों के रिकॉर्ड को माइक्रोप्रोग्रामिंग कहा जाता था । नियंत्रण मेमोरी में एक आईएसए दुभाषिया होता है जिसे माइक्रो-निर्देशों द्वारा लिखा जाता है, इसलिए एक सामान्य निर्देश का निष्पादन कई माइक्रो-निर्देशों को लेता है। नियंत्रण मेमोरी को वास्तव में, मेमोरी में लागू किया जाता है, और यह तर्क तत्वों की तुलना में बहुत सस्ता है।


आईबीएम सिस्टम / 360 परिवार के चार मॉडलों की विशेषताएं; IPS का अर्थ है प्रति सेकंड ऑपरेशन

तालिका आईबीएम से सिस्टम / 360 में नए आईएसए के चार मॉडल दिखाती है, जिसे 7 अप्रैल, 1964 को पेश किया गया था। बसों में 8 गुना अंतर है, मेमोरी क्षमता 16 है, घड़ी की गति लगभग 4 है, प्रदर्शन 50 है, और लागत लगभग 6. सबसे महंगी कंप्यूटरों में सबसे व्यापक नियंत्रण मेमोरी है, क्योंकि अधिक जटिल डेटा बसों में अधिक नियंत्रण रेखाओं का उपयोग किया जाता है। । सरलतम हार्डवेयर के कारण सबसे सस्ते कंप्यूटर की मेमोरी कम होती है, लेकिन सिस्टम / 360 इंस्ट्रक्शन को निष्पादित करने के लिए उन्हें अधिक क्लॉक साइकिल की आवश्यकता होती है, क्योंकि उन्हें अधिक माइक्रो-निर्देशों की आवश्यकता होती है।

माइक्रोप्रोग्रामिंग के लिए धन्यवाद, आईबीएम ने शर्त लगाई है कि नया आईएसए कंप्यूटिंग उद्योग में क्रांति लाएगा - और शर्त जीत ली। आईबीएम अपने बाजारों पर हावी है, और 55 वर्षीय आईबीएम मेनफ्रेम के वंशज अभी भी सालाना 10 अरब डॉलर का राजस्व अर्जित करते हैं।

जैसा कि बार-बार नोट किया गया है, हालांकि बाजार एक प्रौद्योगिकी के रूप में एक अपूर्ण मध्यस्थ है, लेकिन वास्तुकला और वाणिज्यिक कंप्यूटरों के बीच घनिष्ठ संबंध को देखते हुए, यह अंततः वास्तु नवाचारों की सफलता को निर्धारित करता है, जिन्हें अक्सर महत्वपूर्ण इंजीनियरिंग निवेश की आवश्यकता होती है।

एकीकृत सर्किट, सीआईएससी, 432, 8086, आईबीएम पीसी

जब कंप्यूटर एकीकृत सर्किट में बदल गए, तो मूर के नियम का मतलब था कि नियंत्रण मेमोरी बहुत बड़ी हो सकती है। बदले में, इसने बहुत अधिक जटिल ISA की अनुमति दी। उदाहरण के लिए, डिजिटल उपकरण कॉर्प से VAX-11/780 नियंत्रण मेमोरी। 1977 में, यह 96 बिट्स में 5120 शब्द था, जबकि इसके पूर्ववर्ती ने 56 बिट्स में केवल 256 शब्दों का उपयोग किया था।

कुछ निर्माताओं ने उन चुनिंदा ग्राहकों के लिए फर्मवेयर सक्षम किया है, जिन्होंने कस्टम फीचर्स जोड़े होंगे। इसे राइट कंट्रोल स्टोर (WCS) कहा जाता है। सबसे प्रसिद्ध डब्ल्यूसीएस कंप्यूटर अल्टो था, जो ट्यूरिंग पुरस्कार विजेता चक टकर और बटलर लैम्पसन और सहयोगियों ने 1973 में ज़ेरॉक्स पालो अल्टो रिसर्च सेंटर के लिए बनाया था। यह वास्तव में पहला व्यक्तिगत कंप्यूटर था: यहां एलिमेंट-बाय-एलिमेंट इमेजिंग के साथ पहला डिस्प्ले और पहला स्थानीय ईथरनेट नेटवर्क है। अभिनव प्रदर्शन और नेटवर्क कार्ड के लिए नियंत्रक माइक्रोप्रोग्राम थे जो 32 बिट्स में 4096 शब्दों की क्षमता के साथ डब्ल्यूसीएस में संग्रहीत होते हैं।

70 के दशक में, प्रोसेसर अभी भी 8-बिट (उदाहरण के लिए, इंटेल 8080) बने रहे और मुख्य रूप से कोडांतरक में प्रोग्राम किए गए थे। प्रतियोगियों ने एक-दूसरे से बेहतर प्रदर्शन करने के लिए नए निर्देश जोड़े, जिसमें उनकी उपलब्धियों को असेंबलर उदाहरणों के साथ दिखाया गया।

गॉर्डन मूर का मानना ​​था कि इंटेल का अगला ISA कंपनी के लिए हमेशा के लिए चलेगा, इसलिए उसने कंप्यूटर विज्ञान में बहुत सारे स्मार्ट डॉक्टरों को काम पर रखा और अगले महान ISA का आविष्कार करने के लिए पोर्टलैंड में उन्हें एक नई सुविधा के लिए भेजा। इंटेल के रूप में 8800 प्रोसेसर, इसे मूल रूप से कहा जाता है, किसी भी युग के लिए एक बिल्कुल महत्वाकांक्षी कंप्यूटर वास्तुकला परियोजना बन गई है, निश्चित रूप से, यह 80 के दशक की सबसे आक्रामक परियोजना थी। इसमें 32-बिट क्षमता-आधारित एड्रेसिंग, ऑब्जेक्ट-ओरिएंटेड आर्किटेक्चर, वैरिएबल-लेंथ निर्देश और नई Ada प्रोग्रामिंग भाषा में इसका खुद का ऑपरेटिंग सिस्टम शामिल था।

दुर्भाग्य से, इस महत्वाकांक्षी परियोजना के लिए कई वर्षों के विकास की आवश्यकता थी, जिसने 1979 में 16-बिट प्रोसेसर को जल्दी से जारी करने के लिए इंटेल को सांता क्लारा में एक आपातकालीन बैकअप परियोजना शुरू करने के लिए मजबूर किया। इंटेल ने नई आईएसए "8086" को विकसित करने, चिप के डिजाइन और निर्माण के लिए नई टीम को 52 सप्ताह दिए। एक टाइट शेड्यूल को देखते हुए, आईएसए डिज़ाइन ने तीन नियमित कैलेंडर सप्ताह के लिए केवल 10 व्यक्ति-सप्ताह लिए, मुख्य रूप से 8-बिट रजिस्टरों के विस्तार और 8080 निर्देशों के 16 बिट्स के एक सेट के कारण। टीम ने निर्धारित समय पर 8086 को पूरा कर लिया, लेकिन दुर्घटनाग्रस्त इस प्रोसेसर को बहुत अधिक धूमधाम के बिना घोषित किया गया।

इंटेल बहुत भाग्यशाली था कि आईबीएम ऐप्पल II के साथ प्रतिस्पर्धा करने के लिए एक व्यक्तिगत कंप्यूटर विकसित कर रहा था और उसे 16-बिट माइक्रोप्रोसेसर की आवश्यकता थी। आईबीएम आईबीएम 360 के समान ISA के साथ मोटोरोला 68000 पर नजर गड़ाए हुए था, लेकिन यह आईबीएम के आक्रामक कार्यक्रम के पीछे था। इसके बजाय, आईबीएम ने 8086 बस के 8-बिट संस्करण पर स्विच किया। जब आईबीएम ने 12 अगस्त, 1981 को पीसी की घोषणा की, तो 1986 तक 250,000 कंप्यूटर बेचने की उम्मीद थी। इसके बजाय, कंपनी ने दुनिया भर में 100 मिलियन की बिक्री की, जो इंटेल के आपातकालीन आईएसए के लिए बहुत आशाजनक भविष्य पेश करता है।

मूल इंटेल 8800 प्रोजेक्ट का नाम बदलकर iAPX-432 रखा गया था। अंत में, यह 1981 में घोषित किया गया था, लेकिन इसमें कई चिप्स की आवश्यकता थी और प्रदर्शन की गंभीर समस्याएं थीं। इंटेल के 16-बिट आईएसए 8086 से 80386 तक विस्तार करने के एक साल बाद 1986 में इसे पूरा किया गया, जिसमें रजिस्टरों को 16 बिट्स से बढ़ाकर 32 बिट्स कर दिया गया। इस प्रकार, ISA के बारे में मूर की भविष्यवाणी सही निकली, लेकिन बाजार ने iAPX-432 के अभिषिक्त के बजाय, आधे में बने 8086 को चुना। जैसा कि मोटोरोला 68000 और iAPX-432 प्रोसेसर के आर्किटेक्ट को एहसास हुआ, बाजार शायद ही कभी धैर्य दिखाने में सक्षम हो।

जटिल से संक्षिप्त निर्देश सेट के लिए

1980 के दशक की शुरुआत में, जटिल निर्देशों (CISC) के एक सेट के साथ कंप्यूटरों के कई अध्ययन किए गए: उनके पास बड़े नियंत्रण स्मृति में बड़े माइक्रोप्रोग्राम हैं। जब यूनिक्स ने प्रदर्शित किया कि ऑपरेटिंग सिस्टम को उच्च-स्तरीय भाषा में भी लिखा जा सकता है, तो मुख्य प्रश्न यह था: "क्या निर्देश उत्पन्न होंगे?" पूर्व के बजाय "क्या कोडांतरक प्रोग्रामर का उपयोग करेगा?" हार्डवेयर-सॉफ़्टवेयर इंटरफ़ेस के स्तर में उल्लेखनीय वृद्धि ने वास्तुकला में नवाचार के लिए एक अवसर पैदा किया है।

ट्यूरिंग पुरस्कार विजेता जॉन कोक और उनके सहयोगियों ने आईएसए और मिनीकॉम्प्यूटर कंपाइलर विकसित किए हैं। एक प्रयोग के रूप में, उन्होंने आईबीएम 360 आईएसए का उपयोग केवल रजिस्टरों और मेमोरी के साथ लोड करने के बीच सरल ऑपरेशन का उपयोग करने के लिए अधिक जटिल निर्देशों से बचने के लिए अपने अनुसंधान संकलक को पुन: प्राप्त किया। उन्होंने देखा कि यदि वे एक साधारण उपसमुच्चय का उपयोग करते हैं तो कार्यक्रम तीन गुना तेजी से चलते हैं। एमर और क्लार्क ने पाया कि 20% वैक्स निर्देशों में 60% माइक्रोकोड होता है और केवल 0.2% निष्पादन समय लगता है। इस लेख के एक लेखक (पैटरसन) ने डेक्स में एक रचनात्मक अवकाश बिताया, जो वैक्स माइक्रोकोड में त्रुटियों को कम करने में मदद करता है। यदि माइक्रोप्रोसेसर निर्माता बड़े कंप्यूटरों में जटिल CISC कमांड के सेट के साथ ISA डिज़ाइनों का पालन करने जा रहे थे, तो उन्हें बड़ी संख्या में माइक्रोकोड त्रुटियों की उम्मीद थी और उन्हें ठीक करने का एक तरीका खोजना था। उन्होंने ऐसा लेख लिखा, लेकिन कंप्यूटर पत्रिका ने इसे खारिज कर दिया। समीक्षकों ने सुझाव दिया कि आईएसए के साथ माइक्रोप्रोसेसरों के निर्माण का भयानक विचार इतना जटिल है कि उन्हें क्षेत्र में मरम्मत करने की आवश्यकता है। इस विफलता ने माइक्रोप्रोसेसरों के लिए CISC के मूल्य पर संदेह डाला। विडंबना यह है कि आधुनिक CISC माइक्रोप्रोसेसरों में माइक्रोकोड रिकवरी मैकेनिज्म शामिल है, लेकिन लेख को प्रकाशित करने से इनकार करने से लेखक को माइक्रोप्रोसेसरों के लिए एक कम जटिल ISA विकसित करने के लिए प्रेरित किया - कम निर्देश सेट (RISC) वाले कंप्यूटर।

इन टिप्पणियों और उच्च-स्तरीय भाषाओं में संक्रमण ने CISC से RISC में संक्रमण की अनुमति दी। सबसे पहले, आरआईएससी निर्देशों को सरल किया जाता है, इसलिए दुभाषिया की कोई आवश्यकता नहीं है। RISC निर्देश आमतौर पर माइक्रो-निर्देशों के रूप में सरल होते हैं और सीधे हार्डवेयर द्वारा निष्पादित किए जा सकते हैं। दूसरे, CISC माइक्रोकोड दुभाषिया के लिए पहले इस्तेमाल की जाने वाली तेज़ मेमोरी को RISC इंस्ट्रक्शन कैश में पुनः डिज़ाइन किया गया था (कैश एक छोटी, तेज़ मेमोरी है जिसे बफ़र्स ने हाल ही में निर्देशों का पालन किया था, क्योंकि निकट भविष्य में ऐसे निर्देशों का पुन: उपयोग होने की संभावना है)। तीसरा, ग्रेगरी चैटिन द्वारा ग्राफ की रंग योजना के आधार पर रजिस्टर आवंटनकर्ताओं को संकलक के लिए रजिस्टरों के कुशल उपयोग की सुविधा प्रदान की गई, जिससे इन ISAs को रजिस्टर-टू-रजिस्टर संचालन के साथ लाभ हुआ। अंत में, मूर के कानून ने इस तथ्य को जन्म दिया कि 1980 के दशक में निर्देश और डेटा के लिए कैश के साथ-साथ एक एकल चिप पर पूर्ण 32-बिट बस को समायोजित करने के लिए एक चिप पर पर्याप्त ट्रांजिस्टर थे।

उदाहरण के लिए, अंजीर में। चित्रा 1 1982 और 1983 में बर्कले और स्टैनफोर्ड विश्वविद्यालय में कैलिफोर्निया विश्वविद्यालय में विकसित RISC-I और MIPS माइक्रोप्रोसेसरों को दिखाता है, जिसने RISC के लाभों का प्रदर्शन किया। नतीजतन, 1984 में इन प्रोसेसर को सर्किट डिजाइन, आईईईई इंटरनेशनल सॉलिड-स्टेट सर्किट सम्मेलन ( 1 , 2 ) में अग्रणी सम्मेलन में प्रस्तुत किया गया था। यह एक अद्भुत क्षण था जब बर्कले और स्टैनफोर्ड में कई स्नातक छात्रों ने माइक्रोप्रोसेसरों का निर्माण किया जो उस युग के उद्योग की क्षमताओं से अधिक था।


अंजीर। 1. बर्कले में कैलिफोर्निया विश्वविद्यालय से RISC-I प्रोसेसर और स्टैनफोर्ड विश्वविद्यालय से MIPS

उन अकादमिक चिप्स ने कई कंपनियों को RISC माइक्रोप्रोसेसर बनाने के लिए प्रेरित किया, जो कि अगले 15 वर्षों में सबसे तेज थे। स्पष्टीकरण निम्नलिखित प्रोसेसर प्रदर्शन सूत्र से संबंधित है:

समय / कार्यक्रम = (निर्देश / कार्यक्रम) × (उपाय / निर्देश) × (समय / माप)

डीईसी इंजीनियरों ने बाद में दिखाया कि एक कार्यक्रम के लिए, अधिक जटिल CISCs को RISC निर्देशों की संख्या का 75% (सूत्र में पहला शब्द) की आवश्यकता होती है, लेकिन एक समान तकनीक (तीसरी अवधि) में प्रत्येक CISC निर्देश 5-6 चक्र अधिक (दूसरा शब्द) लेता है, जो RISC माइक्रोप्रोसेसरों को लगभग 4 गुना तेज बनाता है।

80 के दशक के कंप्यूटर साहित्य में ऐसे कोई सूत्र नहीं थे, जिसने हमें 1989 में कंप्यूटर आर्किटेक्चर: ए क्वांटिटिव अप्रोच किताब लिखी। उपशीर्षक पुस्तक की विषयवस्तु की व्याख्या करता है: पूर्व की भांति, डिज़ाइनर के अंतर्ज्ञान और अनुभव पर निर्भर रहने के बजाय, माप और बेंचमार्क का उपयोग व्यापार-नापसंद को निर्धारित करने के लिए। ट्यूरिंग लॉरिएट डोनाल्ड नुथ की पुस्तक एल्गोरिदम के लिए जो किया गया था, उससे हमारा मात्रात्मक दृष्टिकोण भी प्रेरित था।

वीएलआईडब्ल्यू, ईपीआईसी, इटेनियम

अगला अभिनव ISA RISC और CISC दोनों की सफलता को पार करने वाला था। इंटेल और हेवलेट-पैकार्ड से बहुत लंबी मशीन इंस्ट्रक्शन आर्किटेक्चर वीएलआईडब्ल्यू और उसके चचेरे भाई ईपीआईसी (मशीन निर्देशों के स्पष्ट समानता के साथ कम्प्यूटिंग) ने लंबे निर्देशों का उपयोग किया, जिनमें से प्रत्येक में एक साथ जुड़े कई स्वतंत्र संचालन शामिल थे। उस समय वीएलआईडब्ल्यू और ईपीआईसी के समर्थकों का मानना ​​था कि यदि कोई निर्देश इंगित कर सकता है, तो छह स्वतंत्र संचालन - दो डेटा ट्रांसफर, दो पूर्णांक संचालन और दो फ़्लोटिंग पॉइंट ऑपरेशंस - और कंपाइलर तकनीक कुशलतापूर्वक छह इंस्ट्रक्शन स्लॉट्स को संचालन बता सकती है। तब उपकरण को सरल बनाया जा सकता है। आरआईएससी के दृष्टिकोण के समान, वीएलआईडब्ल्यू और ईपीआईसी ने हार्डवेयर से कंपाइलर में काम स्थानांतरित किया।

साथ में, Intel और Hewlett-Packard ने x86 32-बिट आर्किटेक्चर को बदलने के लिए 64-बिट EPIC- आधारित प्रोसेसर विकसित किया है। इटेनियम नामक पहले ईपीआईसी प्रोसेसर पर बड़ी उम्मीदें लगाई गई थीं, लेकिन वास्तविकता डेवलपर्स के शुरुआती बयानों के अनुरूप नहीं थी। यद्यपि EPIC दृष्टिकोण ने उच्च संरचित फ़्लोटिंग पॉइंट प्रोग्राम के लिए अच्छी तरह से काम किया, लेकिन यह कम पूर्वानुमान योग्य ब्रांचिंग और कैश मिस के साथ पूर्णांक कार्यक्रमों के लिए उच्च प्रदर्शन प्राप्त नहीं कर सका। जैसा कि डोनाल्ड नथ ने बाद में उल्लेख किया : "इटेनियम माना जाता था ... भयानक - जब तक यह पता चला कि वांछित संकलक लिखना असंभव था।" ... आलोचकों ने इटेनियम के विमोचन में देरी का उल्लेख किया और बीमार यात्री जहाज टाइटैनिक के सम्मान में इसे इटानिक करार दिया। बाजार फिर से धैर्य दिखाने में नाकाम रहा और उत्तराधिकारी के रूप में x86 के 64-बिट संस्करण, और इटेनियम को नहीं अपनाया।

अच्छी खबर यह है कि वीएलआईडब्ल्यू अभी भी अधिक विशिष्ट अनुप्रयोगों के लिए उपयुक्त है जो कैश सिग्नल के बिना सरल शाखाओं के साथ छोटे प्रोग्राम चलाते हैं, जिसमें डिजिटल सिग्नल प्रोसेसिंग शामिल है।

पीसी और पोस्ट-पीसी युग में RISC बनाम CISC

AMD और Intel को x86 और RISC के बीच प्रदर्शन अंतर को पाटने के लिए 500 डिजाइन टीमों और बेहतर अर्धचालक तकनीक की आवश्यकता थी। फिर से, पाइपलाइनिंग के माध्यम से प्राप्त किए गए प्रदर्शन के लिए, एक ऑन-द-फ्लाई अनुदेश डिकोडर जटिल x86 निर्देशों को आंतरिक आरआईएससी-जैसे माइक्रोइंस्ट्रक्शन में अनुवाद करता है। एएमडी और इंटेल तो उनके कार्यान्वयन के लिए एक पाइपलाइन का निर्माण करते हैं। RISC डिजाइनरों ने प्रदर्शन को बेहतर बनाने के लिए जो भी विचार रखे - अलग-अलग निर्देश और डेटा कैश, चिप पर दूसरे स्तर के कैश, एक गहरी पाइपलाइन, और एक साथ प्राप्ति और कई निर्देशों का निष्पादन - फिर x86 में शामिल किया गया। 2011 में पर्सनल कंप्यूटर युग के चरम पर, एएमडी और इंटेल ने सालाना लगभग 350 मिलियन x86 माइक्रोप्रोसेसर भेजे। उच्च मात्रा और कम उद्योग के मार्जिन का मतलब आरआईएससी कंप्यूटरों की तुलना में कम कीमत है।

सालाना करोड़ों कंप्यूटर बेचे जाने के साथ, सॉफ्टवेयर एक बहुत बड़ा बाजार बन गया है। जबकि यूनिक्स सॉफ्टवेयर विक्रेताओं को अलग-अलग RISC आर्किटेक्चर के लिए विभिन्न संस्करणों के सॉफ्टवेयर जारी करने थे - अल्फा, HP-PA, MIPS, पावर और SPARC - पर्सनल कंप्यूटर में एक ISA था, इसलिए डेवलपर्स ने "सिकुड़ा हुआ" सॉफ्टवेयर जारी किया जो आर्किटेक्चर के साथ बाइनरी संगत था। 86। इसके बड़े सॉफ्टवेयर बेस, समान प्रदर्शन और कम कीमतों के कारण, वर्ष 2000 तक डेस्कटॉप और छोटे सर्वर बाजारों में x86 आर्किटेक्चर का वर्चस्व था।

2007 में iPhone के साथ पीसी के बाद के युग में Apple ने मदद की। माइक्रोप्रोसेसरों को खरीदने के बजाय, स्मार्टफोन कंपनियों ने एआरएम से आरआईएससी प्रोसेसर सहित अन्य लोगों के विकास का उपयोग करते हुए अपने सिस्टम-ऑन-ए-चिप (SoC) बनाया। यहां, डिजाइनर न केवल प्रदर्शन, बल्कि बिजली की खपत और चिप क्षेत्र भी महत्वपूर्ण हैं, जो CISC वास्तुकला को नुकसान पहुंचाते हैं। इसके अलावा, इंटरनेट ऑफ थिंग्स ने प्रोसेसर की संख्या और चिप आकार, शक्ति, लागत और प्रदर्शन में आवश्यक ट्रेडऑफ दोनों की संख्या में काफी वृद्धि की है। इस प्रवृत्ति ने डिजाइन के समय और लागत के महत्व को बढ़ा दिया है, जिससे सीआईएससी प्रोसेसर की स्थिति बिगड़ती जा रही है। पीसी के बाद के युग में, 2011 के बाद से वार्षिक x86 शिपमेंट में लगभग 10% की गिरावट आई है, जबकि RISC चिप्स 20 बिलियन तक पहुंच गए हैं। आज, दुनिया में 32- और 64-बिट प्रोसेसर के 99% आरआईएससी हैं।

इस ऐतिहासिक समीक्षा को छोड़कर, हम कह सकते हैं कि बाजार ने आरआईएससी और सीआईएससी के बीच विवाद को सुलझा लिया है। हालाँकि CISC ने PC युग के बाद के चरणों को जीता, RISC अब जीतता है कि PC के बाद का युग आ गया है। CISC में दशकों से कोई नया ISAs नहीं है। हमारे आश्चर्य के लिए, सामान्य-उद्देश्य प्रोसेसर के लिए सर्वश्रेष्ठ ISA सिद्धांतों पर सामान्य सहमति आज भी RISC के पक्ष में है, इसके आविष्कार के 35 साल बाद।

प्रोसेसर आर्किटेक्चर के लिए आधुनिक चुनौतियां

"अगर किसी समस्या का हल नहीं है, तो शायद यह कोई समस्या नहीं है, लेकिन एक ऐसा तथ्य जिसके साथ आपको जीना सीखना चाहिए" - मानस पटल

यद्यपि पिछला खंड एक निर्देश सेट आर्किटेक्चर (आईएसए) के विकास पर केंद्रित था, उद्योग में अधिकांश डिजाइनर नए आईएसएएस विकसित नहीं करते हैं, लेकिन मौजूदा आईएसएएस को मौजूदा विनिर्माण प्रौद्योगिकी में एकीकृत करते हैं।70 के दशक के उत्तरार्ध से, प्रचलित तकनीक को MOS संरचनाओं (MOS), पहले n- प्रकार (nMOS), और फिर पूरक (CMOS) पर एकीकृत सर्किट किया गया है। MOS प्रौद्योगिकी में सुधार की तेजस्वी गति - गॉर्डन मूर की भविष्यवाणियों द्वारा कब्जा कर ली गई - वह ड्राइविंग बल था जिसने डिजाइनरों को दिए गए ISA के लिए प्रदर्शन प्राप्त करने के लिए और अधिक आक्रामक तरीके विकसित करने की अनुमति दी। 1965 में मूर की प्रारंभिक भविष्यवाणी ट्रांजिस्टर घनत्व के वार्षिक दोहरीकरण के लिए प्रदान की गई थी; 1975 में, उन्होंने इसे संशोधित किया , हर दो साल में दोहरीकरण की भविष्यवाणी की। अंत में, इस पूर्वानुमान को मूर का नियम कहा जाने लगा। चूंकि ट्रांजिस्टर का घनत्व चतुष्कोणीय रूप से बढ़ता है, और गति रैखिक रूप से बढ़ती है, अधिक ट्रांजिस्टर का उपयोग करने से उत्पादकता बढ़ सकती है।

मूर के कानून और डेन्नार्ड के स्केलिंग कानून का अंत

हालाँकि मूर का कानून कई दशकों से लागू है (चित्र 2 देखें), कहीं 2000 के आसपास, यह धीमा होने लगा और 2018 तक मूर की भविष्यवाणी और वर्तमान क्षमताओं के बीच का अंतर 15 गुना हो गया है। 2003 में, मूर ने सुझाव दिया कि यह अपरिहार्य था । वर्तमान में यह उम्मीद की जा रही है कि सीमांत प्रौद्योगिकी मूलभूत सीमाओं के करीब आते ही यह खाई और भी चौड़ी होती जाएगी।


अंजीर। 2. मूर के

नियम की तुलना में इंटेल चिप पर ट्रांजिस्टर की संख्या । मूर का कानून रॉबर्ट डेनार्ड द्वारा किए गए एक प्रक्षेपण के साथ था जिसे "डेनार्ड स्केलिंग" कहा जाता था।जैसा कि ट्रांजिस्टर का घनत्व बढ़ता है, ट्रांजिस्टर की ऊर्जा खपत गिर जाएगी, इसलिए सिलिकॉन की प्रति मिमी² खपत लगभग स्थिर रहेगी। जैसे-जैसे एक नई तकनीक के साथ सिलिकॉन मिलीमीटर की कंप्यूटिंग शक्ति बढ़ती गई, कंप्यूटर अधिक ऊर्जा कुशल होते गए। 2007 में डेनार्ड की स्केलिंग काफी धीमी होने लगी और 2012 तक यह व्यावहारिक रूप से शून्य पर आ गया (देखें चित्र 3)।


अंजीर। 3. प्रति चिप ट्रांजिस्टर की संख्या और प्रति एमएम number ऊर्जा की खपत

1986 से 2002 तक, निर्देशांक स्तर की संगति (ILP) उत्पादकता बढ़ाने के लिए मुख्य वास्तु विधि थी। ट्रांजिस्टर की गति बढ़ाने के साथ, इसने लगभग 50% की उत्पादकता में वार्षिक वृद्धि दी। डेन्नार्ड के स्केलिंग के अंत का मतलब था कि आर्किटेक्ट्स को संगामिति का उपयोग करने के लिए बेहतर तरीके खोजने थे।

यह समझने के लिए कि ILP में वृद्धि ने दक्षता कम क्यों की, आधुनिक ARM, Intel और AMD प्रोसेसर के मूल पर विचार करें। मान लीजिए कि उसके पास 15-चरण की पाइपलाइन है और प्रति घड़ी चार निर्देश हैं। इस प्रकार, कन्वेयर पर किसी भी समय लगभग 60 शाखाएं होती हैं, जिनमें लगभग 15 शाखाएं शामिल हैं, क्योंकि वे निष्पादित किए गए निर्देशों का लगभग 25% बनाते हैं। पाइपलाइन को भरने के लिए, शाखाओं की भविष्यवाणी की जाती है, और कोड को अंजाम के लिए पाइपलाइन में सट्टा लगाया जाता है। सट्टा पूर्वानुमान आईएलपी प्रदर्शन और अक्षमता दोनों का स्रोत है। जब शाखा भविष्यवाणी आदर्श होती है, तो अटकलें प्रदर्शन में सुधार करती हैं और केवल बिजली की खपत को थोड़ा बढ़ाती हैं - और ऊर्जा की बचत भी कर सकती हैं - लेकिन जब शाखाओं की सही भविष्यवाणी नहीं की जाती है, तो प्रोसेसर को गलत गणनाओं को दूर फेंकना होगा।और सारा काम और ऊर्जा बर्बाद हो गई। प्रोसेसर की आंतरिक स्थिति को उस राज्य को भी बहाल करना होगा जो गलत समय की शाखा से पहले मौजूद था, अतिरिक्त समय और ऊर्जा की कीमत के साथ।

यह समझने के लिए कि ऐसा डिज़ाइन कितना जटिल है, 15 शाखाओं के परिणामों की सही भविष्यवाणी करने में कठिनाई की कल्पना करें। यदि प्रोसेसर का निर्माता 10% नुकसान की सीमा निर्धारित करता है, तो प्रोसेसर को 99.3% की सटीकता के साथ प्रत्येक शाखा का सही अनुमान लगाना चाहिए। ऐसे कई सामान्य प्रयोजन शाखा कार्यक्रम नहीं हैं, जिनके बारे में इतनी सटीक भविष्यवाणी की जा सके।

इस व्यर्थ कार्य में क्या है, इसका मूल्यांकन करने के लिए, अंजीर में डेटा पर विचार करें। 4, उन निर्देशों के अनुपात को दिखाते हैं जो कुशलता से निष्पादित होते हैं, लेकिन बर्बाद हो जाते हैं क्योंकि प्रोसेसर ने गलत तरीके से शाखा की भविष्यवाणी की थी। इंटेल कोर i7 पर विशेष परीक्षणों में, औसतन 19% निर्देशों को बर्बाद कर दिया जाता है। हालाँकि, खर्च की गई ऊर्जा की मात्रा अधिक होती है, क्योंकि प्रोसेसर को राज्य को पुनर्स्थापित करने के लिए अतिरिक्त ऊर्जा का उपयोग करना चाहिए जब यह गलत भविष्यवाणी की जाती है।


चित्र 4। विभिन्न पूर्णांक विनिर्देश परीक्षणों के लिए इंटेल कोर i7 पर निष्पादित सभी निर्देशों के प्रतिशत के रूप में व्यर्थ निर्देश।

इस तरह के मापों ने कई को इस निष्कर्ष पर पहुंचा दिया कि बेहतर प्रदर्शन प्राप्त करने के लिए एक अलग दृष्टिकोण की तलाश की जानी चाहिए। अतः बहुरंगी युग का जन्म हुआ।

इस अवधारणा में, संगामिति की पहचान करने और इसका उपयोग करने का निर्णय लेने की जिम्मेदारी प्रोग्रामर और भाषा प्रणाली में स्थानांतरित कर दी गई है। मल्टीकोर ऊर्जा-कुशल कंप्यूटिंग की समस्या को हल नहीं करता है, जो कि डेनार्ड के स्केलिंग के अंत तक बढ़ गया था। प्रत्येक सक्रिय कोर ऊर्जा की खपत करता है, भले ही यह कुशल गणना में शामिल हो। मुख्य बाधा एक पुराना अवलोकन है जिसे अमदहल नियम कहा जाता है। यह कहता है कि समानांतर कंप्यूटिंग के लाभ अनुक्रमिक कंप्यूटिंग के अंश द्वारा सीमित हैं। इस अवलोकन के महत्व का आकलन करने के लिए, चित्र 5 पर विचार करें। यह दिखाता है कि एक कोर की तुलना में 64 कोर के साथ अनुप्रयोग कितनी तेजी से काम करता है, केवल एक प्रोसेसर सक्रिय होने पर अनुक्रमिक गणनाओं का एक अलग अनुपात मानता है। उदाहरण के लिएयदि गणना का 1% क्रमिक रूप से किया जाता है, तो 64-प्रोसेसर कॉन्फ़िगरेशन का लाभ केवल 35% है। दुर्भाग्य से, बिजली की खपत 64 प्रोसेसर के अनुपात में है, इसलिए लगभग 45% ऊर्जा बर्बाद हो जाती है।


अंजीर। 5. बढ़ती गति पर अमदहल के कानून का प्रभाव, क्रमिक मोड में उपायों के अनुपात को ध्यान में रखते हुए।

बेशक, वास्तविक कार्यक्रमों में एक अधिक जटिल संरचना है। ऐसे टुकड़े हैं जो आपको किसी भी समय विभिन्न प्रोसेसर का उपयोग करने की अनुमति देते हैं। हालांकि, समय-समय पर बातचीत करने और उन्हें सिंक्रनाइज़ करने की आवश्यकता का मतलब है कि अधिकांश अनुप्रयोगों में कुछ हिस्से होते हैं जो केवल प्रोसेसर के हिस्से का कुशलतापूर्वक उपयोग कर सकते हैं। हालांकि अमदहल का कानून 50 साल से अधिक पुराना हो चुका है, लेकिन यह एक कठिन बाधा है।

डेनार्ड के स्केलिंग के अंत के साथ, चिप पर कोर की संख्या में वृद्धि का मतलब था कि बिजली भी लगभग उसी दर से बढ़ी। दुर्भाग्य से, प्रोसेसर को आपूर्ति की गई वोल्टेज को फिर गर्मी के रूप में हटा दिया जाना चाहिए। इस प्रकार, मल्टी-कोर प्रोसेसर थर्मल आउटपुट पावर (टीडीपी) या चेसिस और कूलिंग सिस्टम को हटाने वाली बिजली की औसत मात्रा तक सीमित होते हैं। हालांकि कुछ उच्च-अंत डेटा केंद्र अधिक उन्नत शीतलन तकनीकों का उपयोग करते हैं, कोई भी उपयोगकर्ता मोबाइल फोन को ठंडा करने के लिए टेबल पर एक छोटा हीट एक्सचेंजर नहीं रखना चाहेगा या एक रेडिएटर ले जाएगा। टीडीपी की सीमा अंधेरे सिलिकॉन युग की ओर ले गई, जब प्रोसेसर ने घड़ी की गति को धीमा कर दिया और ओवरहीटिंग को रोकने के लिए निष्क्रिय कोर को बंद कर दिया। इस दृष्टिकोण पर विचार करने का एक और तरीका हैकुछ माइक्रोक्रिस्केट्स निष्क्रिय कोर से सक्रिय लोगों तक अपनी कीमती शक्ति को फिर से वितरित कर सकते हैं।

मूर के नियम और अमदहल के नियम को कम करने के साथ ही डेनार्ड की स्केलिंग के बिना युग का मतलब है कि अक्षमता उत्पादकता सुधार को प्रति वर्ष केवल कुछ प्रतिशत तक सीमित करती है (चित्र 6 देखें)।


अंजीर। 6. पूर्णांक परीक्षणों (SpecintCPU) द्वारा कंप्यूटर प्रदर्शन का विकास,

प्रदर्शन में सुधार की उच्च दरों को प्राप्त करना - जैसा कि 80 और 90 के दशक में नोट किया गया था - नए वास्तुशिल्प दृष्टिकोणों की आवश्यकता होती है जो एकीकृत सर्किटों का अधिक कुशलता से लाभ उठाते हैं। हम आधुनिक कंप्यूटरों की एक और गंभीर खामी का जिक्र करते हुए संभावित प्रभावी दृष्टिकोणों की चर्चा पर लौटेंगे।

भूली हुई सुरक्षा

70 के दशक में, प्रोसेसर डेवलपर्स ने विभिन्न छल्लों की मदद से कंप्यूटर सुरक्षा को सुनिश्चित किया, जिसमें सुरक्षात्मक छल्ले से लेकर विशेष कार्य शामिल थे। वे अच्छी तरह से समझते थे कि अधिकांश बग सॉफ्टवेयर में होंगे, लेकिन माना जाता है कि वास्तु समर्थन मदद कर सकता है। इन सुविधाओं को ज्यादातर ऑपरेटिंग सिस्टम द्वारा उपयोग नहीं किया गया था जो माना सुरक्षित वातावरण (जैसे पर्सनल कंप्यूटर) में काम करते थे। इसलिए, महत्वपूर्ण ओवरहेड से जुड़े कार्यों को समाप्त कर दिया गया है। सॉफ्टवेयर समुदाय में, बहुतों का मानना ​​था कि माइक्रो-कर्नेल का उपयोग करने की तरह औपचारिक परीक्षण और तरीके अत्यधिक सुरक्षित सॉफ्टवेयर बनाने के लिए प्रभावी तंत्र प्रदान करेंगे। दुर्भाग्य से, हमारे सामान्य सॉफ़्टवेयर सिस्टम और प्रदर्शन की खोज का मतलब यह था कि ऐसे तरीके प्रदर्शन के साथ नहीं रह सकते। नतीजतन, बड़े सॉफ्टवेयर सिस्टम में अभी भी कई सुरक्षा खामियां हैं, और इंटरनेट पर व्यक्तिगत जानकारी की विशाल और बढ़ती मात्रा और क्लाउड कंप्यूटिंग के उपयोग के कारण प्रभाव को बढ़ाया जाता है, जहां उपयोगकर्ता संभावित हमलावर के साथ समान भौतिक उपकरण साझा करते हैं।

हालाँकि प्रोसेसर डिजाइनरों और अन्य लोगों को अभी सुरक्षा के बढ़ते महत्व का एहसास नहीं हुआ है, लेकिन उन्होंने आभासी मशीनों और एन्क्रिप्शन के लिए हार्डवेयर समर्थन को शामिल करना शुरू कर दिया। दुर्भाग्य से, शाखा की भविष्यवाणी ने कई प्रोसेसर में एक अज्ञात लेकिन महत्वपूर्ण सुरक्षा दोष पेश किया। विशेष रूप से, कमजोरियां मेल्टडाउन और स्पेक्टर सूक्ष्म सूचना सुविधाओं का फायदा उठाते हैं, जिससे संरक्षित जानकारी का रिसाव होता है । वे दोनों तीसरे पक्ष के चैनलों पर तथाकथित हमलों का उपयोग करते हैं जब जानकारी कार्य पर खर्च किए गए समय के अंतर के अनुसार लीक हो जाती है। 2018 में, शोधकर्ताओं ने लक्ष्य प्रोसेसर पर कोड डाउनलोड किए बिना नेटवर्क पर जानकारी निकालने के लिए स्पेक्टर विकल्पों में से एक का उपयोग करने का तरीका दिखाया। हालाँकि, NetSpectre नामक यह हमला धीरे-धीरे सूचनाओं को स्थानांतरित करता है, लेकिन यह बहुत ही तथ्य है कि यह आपको एक ही स्थानीय नेटवर्क पर किसी भी मशीन पर हमला करने की अनुमति देता है (या क्लाउड में एक ही क्लस्टर में) कई नए हमले वैक्टर बनाता है। बाद में, आभासी मशीनों की वास्तुकला में दो और कमजोरियां बताई गईं ( 1 , 2 )। उनमें से एक, जिसे फोरशैडो कहा जाता है, आपको सबसे मूल्यवान डेटा (जैसे एन्क्रिप्शन) की सुरक्षा के लिए डिज़ाइन किए गए इंटेल SGX सुरक्षा तंत्र को भेदने की अनुमति देता है। नई कमजोरियां मासिक रूप से पाई जाती हैं।

तृतीय-पक्ष चैनलों पर हमले नए नहीं हैं, लेकिन ज्यादातर मामलों में सॉफ़्टवेयर बग पहले की गलती थे। मेल्टडाउन, स्पेक्टर, और अन्य हमलों में, यह हार्डवेयर कार्यान्वयन में एक दोष है। इसमें एक मूलभूत कठिनाई है कि कैसे प्रोसेसर आर्किटेक्ट यह निर्धारित करते हैं कि आईएसए का सही कार्यान्वयन क्या है क्योंकि मानक परिभाषा निर्देशों के अनुक्रम को निष्पादित करने के प्रदर्शन प्रभावों के बारे में कुछ भी नहीं कहती है, केवल आईएसए के दृश्यमान वास्तुकला राज्य का निष्पादन। वास्तुकारों को इस तरह की सुरक्षा खामियों को रोकने के लिए आईएसए के सही कार्यान्वयन की अपनी परिभाषा पर पुनर्विचार करना चाहिए। उसी समय, उन्हें कंप्यूटर सुरक्षा पर ध्यान देने पर पुनर्विचार करना चाहिए, और आर्किटेक्ट अधिक सुरक्षित प्रणालियों को लागू करने के लिए सॉफ़्टवेयर डेवलपर्स के साथ कैसे काम कर सकते हैं। आर्किटेक्ट (और सभी को) प्राथमिक आवश्यकता के बजाय किसी अन्य तरीके से सुरक्षा नहीं लेनी चाहिए।

कंप्यूटर आर्किटेक्चर में भविष्य के अवसर

"हमारे पास अघुलनशील समस्याओं के रूप में प्रच्छन्न अवसर हैं।" - जॉन गार्डनर, 1965

सामान्य प्रयोजन के प्रोसेसर की अंतर्निहित अक्षमता, यह ILP तकनीक या मल्टी-कोर प्रोसेसर हो सकता है, जो कि डेनार्ड के स्केलिंग और मूर के कानून के पूरा होने के साथ संयुक्त रूप से यह संभावना नहीं है कि आर्किटेक्ट और प्रोसेसर डेवलपर्स सामान्य प्रयोजन प्रोसेसर के लिए प्रदर्शन में सुधार की महत्वपूर्ण गति बनाए रखने में सक्षम होंगे। सॉफ्टवेयर के लिए उत्पादकता में सुधार के महत्व को देखते हुए, हमें यह सवाल पूछना चाहिए: अन्य आशाजनक दृष्टिकोण क्या हैं?

दो स्पष्ट संभावनाएं हैं, साथ ही दोनों को मिलाकर एक तीसरा बनाया गया है। सबसे पहले, मौजूदा सॉफ़्टवेयर डेवलपमेंट विधियाँ डायनामिक टाइपिंग के साथ उच्च स्तरीय भाषाओं का व्यापक उपयोग करती हैं। दुर्भाग्य से, ऐसी भाषाओं की आमतौर पर व्याख्या की जाती है और उन्हें अत्यधिक अक्षमतापूर्वक निष्पादित किया जाता है। इस अक्षमता को स्पष्ट करने के लिए, लीसरसन और उनके सहयोगियों ने एक छोटा सा उदाहरण दिया: मैट्रिक्स गुणा ।


अंजीर। 7. चार अनुकूलन के बाद अजगर मैट्रिस के गुणन का संभावित त्वरण

जैसा कि अंजीर में दिखाया गया है। 7, केवल पायथन से C तक का कोड फिर से लिखना 47 बार प्रदर्शन को बेहतर बनाता है। कई कोर पर समानांतर लूप का उपयोग करना लगभग 7 का एक अतिरिक्त कारक देता है। कैश का उपयोग करने के लिए मेमोरी संरचना का अनुकूलन 20 का एक कारक देता है, और 9 का अंतिम कारक समानांतर सिमड ऑपरेशन करने के लिए हार्डवेयर एक्सटेंशन का उपयोग करने से आता है जो 16 32-बिट निर्देश प्रदर्शन करने में सक्षम हैं। उसके बाद, अंतिम, अत्यधिक अनुकूलित संस्करण इंटेल के मल्टी-कोर प्रोसेसर पर 62,806 बार मूल पायथन संस्करण की तुलना में तेजी से चलता है। यह, ज़ाहिर है, एक छोटा सा उदाहरण है। यह माना जा सकता है कि प्रोग्रामर एक अनुकूलित पुस्तकालय का उपयोग करेंगे। हालाँकि प्रदर्शन अंतर अतिरंजित है, लेकिन संभवतः कई कार्यक्रम हैं जिन्हें 100-1000 बार अनुकूलित किया जा सकता है।

अनुसंधान का एक दिलचस्प क्षेत्र यह सवाल है कि क्या नई संकलक प्रौद्योगिकी के साथ कुछ प्रदर्शन अंतरालों को पाटना संभव है, संभवतः वास्तु सुधार के साथ। यद्यपि उच्च स्तर की स्क्रिप्टिंग भाषाओं जैसे कि पायथन को कुशलतापूर्वक अनुवाद और संकलित करना मुश्किल है, संभावित भुगतान बहुत बड़ा है। यहां तक ​​कि एक छोटा अनुकूलन इस तथ्य को जन्म दे सकता है कि पायथन कार्यक्रम दसियों बार सैकड़ों गुना तेजी से चलेंगे। यह सरल उदाहरण दिखाता है कि प्रोग्रामर प्रदर्शन और प्रदर्शन पर जोर देने वाले पारंपरिक दृष्टिकोणों पर केंद्रित आधुनिक भाषाओं के बीच अंतर कितना व्यापक है।

विशिष्ट आर्किटेक्चर

एक अधिक हार्डवेयर-उन्मुख दृष्टिकोण एक विशिष्ट विषय क्षेत्र में अनुकूलित आर्किटेक्चर का डिज़ाइन है, जहां वे महत्वपूर्ण दक्षता प्रदर्शित करते हैं। ये विशेष डोमेन-विशिष्ट आर्किटेक्चर (डोमेन-विशिष्ट आर्किटेक्चर, DSAs) हैं। ये आमतौर पर प्रोग्राम करने योग्य और ट्यूरिंग-पूर्ण प्रोसेसर होते हैं, लेकिन कार्यों की एक विशिष्ट श्रेणी को ध्यान में रखते हैं। इस अर्थ में, वे एप्लिकेशन-विशिष्ट एकीकृत सर्किट (एएसआईसी) से भिन्न होते हैं, जिन्हें अक्सर कोड के समान फ़ंक्शन के लिए उपयोग किया जाता है जो शायद ही कभी बदलता है। DSAs को अक्सर एक्सेलेरेटर कहा जाता है, क्योंकि वे सामान्य अनुप्रयोग CPU पर संपूर्ण अनुप्रयोग को चलाने की तुलना में कुछ अनुप्रयोगों को गति देते हैं। इसके अलावा, DSAs बेहतर प्रदर्शन प्रदान कर सकते हैं क्योंकि वे अधिक सटीक रूप से अनुप्रयोग की आवश्यकताओं के अनुरूप होते हैं। डीएसए के उदाहरणों में ग्राफिक प्रोसेसर (जीपीयू), गहरे सीखने के लिए उपयोग किए जाने वाले तंत्रिका नेटवर्क प्रोसेसर और सॉफ्टवेयर-परिभाषित नेटवर्क (एसडीएन) के लिए प्रोसेसर शामिल हैं। डीएसए चार मुख्य कारणों के लिए उच्च प्रदर्शन और अधिक ऊर्जा दक्षता प्राप्त करते हैं।

सबसे पहले, DSAs एक विशिष्ट विषय क्षेत्र के लिए संगामिति के अधिक कुशल रूप का उपयोग करते हैं। उदाहरण के लिए, SIMD (एकल निर्देश धारा, एकाधिक डेटा स्ट्रीम) MIMD (एकाधिक निर्देश धारा, एकाधिक डेटा स्ट्रीम) की तुलना में अधिक कुशल है । हालांकि SIMD कम लचीला है, यह कई DSAs के लिए अनुकूल है। विशिष्ट प्रोसेसर खराब सट्टा तंत्र के बजाय वीएलआईडब्ल्यू के आईएलपी दृष्टिकोण का उपयोग कर सकते हैं। जैसा कि पहले उल्लेख किया गया है, वीएलआईडब्ल्यू प्रोसेसर सामान्य प्रयोजन कोड के लिए खराब रूप से अनुकूल हैं , लेकिन संकीर्ण क्षेत्रों के लिए वे बहुत अधिक कुशल हैं क्योंकि नियंत्रण तंत्र सरल है। विशेष रूप से, सबसे टॉप-एंड सामान्य-प्रयोजन प्रोसेसर अत्यधिक बहु-पाइपलाइज्ड होते हैं, जिन्हें निर्देश शुरू करने और पूरा करने के लिए जटिल नियंत्रण तर्क की आवश्यकता होती है। इसके विपरीत, वीएलआईडब्ल्यू संकलन समय पर आवश्यक विश्लेषण और नियोजन करता है, जो स्पष्ट रूप से समानांतर कार्यक्रम के लिए अच्छी तरह से काम कर सकता है।

दूसरा, डीएसए सेवाएं मेमोरी पदानुक्रम का बेहतर उपयोग करती हैं। जैसा कि होरोविट्ज़ ने कहा है कि स्मृति तक पहुंच अंकगणितीय गणनाओं की तुलना में बहुत अधिक महंगी हो गई है। उदाहरण के लिए, 32-केबी कैश में एक ब्लॉक तक पहुंचने के लिए 32-बिट पूर्णांक जोड़ने की तुलना में लगभग 200 गुना अधिक ऊर्जा की आवश्यकता होती है। इस तरह का एक बड़ा अंतर उच्च ऊर्जा दक्षता प्राप्त करने के लिए मेमोरी एक्सेस को महत्वपूर्ण बनाता है। सामान्य प्रयोजन के प्रोसेसर कोड को निष्पादित करते हैं जिसमें मेमोरी एक्सेस आमतौर पर स्थानिक और लौकिक इलाके का प्रदर्शन करती है, लेकिन अन्यथा संकलन समय पर बहुत अनुमानित नहीं है। इसलिए, थ्रूपुट को बढ़ाने के लिए, CPU बहु-स्तरीय कैश का उपयोग करते हैं और चिप के बाहर अपेक्षाकृत धीमे DRAMs में देरी को छिपाते हैं। ये बहु-स्तरीय कैश अक्सर प्रोसेसर की लगभग आधी ऊर्जा की खपत करते हैं, लेकिन वे DRAM की लगभग सभी कॉल को रोकते हैं, जो पिछले स्तर के कैश तक पहुंचने की तुलना में लगभग 10 गुना अधिक ऊर्जा लेता है।

कैश में दो उल्लेखनीय दोष हैं।

जब डेटा सेट बहुत बड़े होते हैं । जब डेटा सेट बहुत बड़े होते हैं तो कैश कम काम नहीं करता है, कम अस्थायी या स्थानिक इलाके होते हैं।

जब कैश अच्छा काम करता है । जब कैश अच्छी तरह से काम करता है, तो स्थानीयता बहुत अधिक होती है, यानी परिभाषा के अनुसार, अधिकांश कैश अधिकांश समय निष्क्रिय रहता है।

उन अनुप्रयोगों में जहां मेमोरी एक्सेस पैटर्न को संकलित समय पर अच्छी तरह से परिभाषित और समझा जा सकता है, जो विशिष्ट डोमेन-विशिष्ट भाषाओं (डीएसएल) के लिए सही है, प्रोग्रामर और कंपाइलर डायनामिक रूप से आवंटित कैश की तुलना में मेमोरी उपयोग को बेहतर रूप से अनुकूलित कर सकते हैं। इस प्रकार, डीएसएएस आमतौर पर एक चलती मेमोरी पदानुक्रम का उपयोग करते हैं जो कि सॉफ्टवेयर द्वारा स्पष्ट रूप से नियंत्रित किया जाता है, वेक्टर प्रोसेसर कैसे काम करते हैं। संबंधित अनुप्रयोगों में, "मैनुअल" उपयोगकर्ता मेमोरी कंट्रोल आपको मानक कैश की तुलना में बहुत कम ऊर्जा खर्च करने की अनुमति देता है।

तीसरा, डीएसए गणना की सटीकता को कम कर सकता है यदि उच्च सटीकता की आवश्यकता नहीं है। सामान्य प्रयोजन के सीपीयू आमतौर पर 32-बिट और 64-बिट पूर्णांक गणना, साथ ही फ्लोटिंग पॉइंट (एफपी) डेटा का समर्थन करते हैं। कई मशीन सीखने और ग्राफिक्स अनुप्रयोगों के लिए, यह अनावश्यक सटीकता है। उदाहरण के लिए, गहरे तंत्रिका नेटवर्क में, गणना अक्सर 4-6, या 16-बिट संख्याओं का उपयोग करती है, जिससे डेटा थ्रूपुट और प्रसंस्करण शक्ति दोनों में सुधार होता है। इसी तरह, फ़्लोटिंग-पॉइंट गणना तंत्रिका नेटवर्क के प्रशिक्षण के लिए उपयोगी है, लेकिन 32 बिट्स, और अक्सर 16 बिट्स, पर्याप्त हैं।

अंत में, डीएसएएएस डोमेन-विशिष्ट भाषाओं में लिखे गए कार्यक्रमों से लाभान्वित होते हैं जो अधिक संगामिति की अनुमति देते हैं, संरचना में सुधार, मेमोरी एक्सेस की प्रस्तुति, और एक समर्पित प्रोसेसर पर कुशल एप्लिकेशन ओवरले को सरल बनाते हैं।

विषय उन्मुख भाषाएँ

डीएसए की आवश्यकता है कि उच्च-स्तरीय संचालन को प्रोसेसर वास्तुकला के अनुकूल बनाया जाए, लेकिन सामान्य उद्देश्य वाली भाषा जैसे कि पायथन, जावा, सी, या फोरट्रान में करना बहुत मुश्किल है। डोमेन-विशिष्ट भाषाएँ (DSLs) इसकी सहायता करती हैं और आपको प्रभावी रूप से DSAs को प्रोग्राम करने देती हैं। उदाहरण के लिए, DSLs स्पष्ट वेक्टर, घने मैट्रिक्स, और विरल मैट्रिक्स संचालन को स्पष्ट कर सकते हैं, जिससे DSL कंपाइलर प्रोसेसर को कुशलता से मैप करने की अनुमति देता है। डोमेन-विशिष्ट भाषाओं में, Matlab, मैट्रिसेस के साथ काम करने के लिए एक भाषा, तंत्रिका नेटवर्क के प्रोग्रामिंग के लिए TensorFlow, प्रोग्रामिंग सॉफ़्टवेयर-परिभाषित नेटवर्क के लिए P4 और उच्च-स्तरीय परिवर्तनों के साथ छवियों को संसाधित करने के लिए Halide हैं।

डीएसएल की समस्या यह है कि पर्याप्त वास्तु स्वतंत्रता को कैसे बनाए रखा जाए ताकि एक बुनियादी डीएसए के साथ सॉफ्टवेयर की तुलना करते समय उच्च दक्षता प्राप्त करते हुए, उस पर सॉफ्टवेयर को विभिन्न आर्किटेक्चर में पोर्ट किया जा सके। उदाहरण के लिए, एक XLA प्रणाली Tensorflow कोड को एनवीडिया जीपीयू या टेनसर प्रोसेसर (TPU) के साथ विषम प्रणालियों में बदल देती है। दक्षता बनाए रखते हुए डीएसए के बीच संतुलन बनाए रखना भाषा डेवलपर्स, कंपाइलर्स और डीएसएएस के लिए एक दिलचस्प शोध कार्य है।

DSA उदाहरण: TPU v1

डीएसए के एक उदाहरण के रूप में, Google TPU v1 पर विचार करें, जो तंत्रिका नेटवर्क ( 1 , 2 ) के संचालन को गति देने के लिए डिज़ाइन किया गया है। यह टीपीयू 2015 से निर्मित है, और इस पर कई एप्लिकेशन चल रहे हैं: सर्च क्वेरी से लेकर टेक्स्ट ट्रांसलेशन और अल्फाजो और अल्फाज़ेरो में इमेज रिकॉग्निशन, गो और शतरंज खेलने के लिए डीपमाइंड प्रोग्राम। इसका लक्ष्य 10 गुना गहरे तंत्रिका नेटवर्क की उत्पादकता और ऊर्जा दक्षता को बढ़ाना था।


अंजीर। 8. कार्यात्मक संगठन Google Tensor Processing Unit (TPU v1)

जैसा कि चित्र 8 में दिखाया गया है, टीपीयू संगठन सामान्य प्रयोजन प्रोसेसर से बिल्कुल अलग है। मुख्य कंप्यूटिंग इकाई मैट्रिक्स इकाई है, सिस्टोलिक सरणियों की संरचना है , जो प्रत्येक चक्र 256 × 256 गुणा-संचित पैदा करता है। 8-बिट सटीकता का संयोजन, एक अत्यधिक कुशल सिस्टोलिक संरचना, SIMD नियंत्रण और इस फ़ंक्शन के लिए चिप के एक महत्वपूर्ण हिस्से का आवंटन सामान्य प्रयोजन सीपीयू कोर की तुलना में प्रति चक्र लगभग 100 गुना अधिक संचय गुणन संचालन करने में मदद करता है। कैश के बजाय, टीपीयू 24 एमबी की स्थानीय मेमोरी का उपयोग करता है, जो समान टीडीपी के साथ 2015 के सामान्य उद्देश्य सीपीयू कैश से लगभग दोगुना है। अंत में, न्यूरॉन सक्रियण मेमोरी और न्यूरल नेटवर्क बैलेंस मेमोरी (एफआईएफओ संरचना को शामिल करता है जो वज़न को स्टोर करता है) दोनों को उपयोगकर्ता द्वारा नियंत्रित उच्च गति वाले चैनलों के माध्यम से जोड़ा जाता है। Google डेटा केंद्रों में तंत्रिका नेटवर्क के तार्किक उत्पादन की छह विशिष्ट समस्याओं के लिए भारित औसत टीपीयू प्रदर्शन सामान्य प्रयोजन प्रोसेसर की तुलना में 29 गुना अधिक है। चूंकि टीपीयू को आधे से कम बिजली की आवश्यकता होती है, इसलिए इस कार्यभार के लिए इसकी ऊर्जा दक्षता सामान्य प्रयोजन प्रोसेसर से 80 गुना अधिक है।

सारांश

हमने हार्डवेयर प्रौद्योगिकियों का उपयोग करने की दक्षता में वृद्धि करके कार्यक्रम के प्रदर्शन को बेहतर बनाने के लिए दो अलग-अलग तरीकों की जांच की। सबसे पहले, आधुनिक उच्च-स्तरीय भाषाओं की उत्पादकता में वृद्धि करके जो आमतौर पर व्याख्या की जाती हैं। दूसरे, विशिष्ट विषय क्षेत्रों के लिए आर्किटेक्चर बनाकर, जो सामान्य-उद्देश्य प्रोसेसर की तुलना में प्रदर्शन और दक्षता में काफी सुधार करते हैं। डोमेन-विशिष्ट भाषाएं हार्डवेयर-सॉफ़्टवेयर इंटरफ़ेस को बेहतर बनाने का एक और उदाहरण हैं जो डीएसए जैसे वास्तु नवाचारों को सक्षम बनाता है। इस तरह के दृष्टिकोणों का उपयोग करके महत्वपूर्ण सफलता प्राप्त करने के लिए, एक खड़ी एकीकृत परियोजना टीम की आवश्यकता होगी जो अनुप्रयोगों, विषय-उन्मुख भाषाओं और संबंधित संकलन प्रौद्योगिकियों, कंप्यूटर वास्तुकला, साथ ही साथ बुनियादी कार्यान्वयन तकनीक में पारंगत हो। उद्योग के क्षैतिज रूप से संरचित होने से पहले, कंप्यूटर प्रौद्योगिकी के क्षेत्र में अधिकांश प्रारंभिक कार्य के लिए अमूर्तता के विभिन्न स्तरों पर ऊर्ध्वाधर एकीकरण और डिजाइन निर्णय लेने की आवश्यकता विशिष्ट थी। इस नए युग में, ऊर्ध्वाधर एकीकरण अधिक महत्वपूर्ण हो गया है। लाभ उन टीमों को दिया जाएगा जो जटिल समझौता और अनुकूलन पा सकते हैं और स्वीकार कर सकते हैं।

इस अवसर ने पहले से ही वास्तु नवाचार में वृद्धि की है, कई प्रतिस्पर्धी वास्तुशिल्प दर्शन को आकर्षित किया है:

GPU। एनवीडिया जीपीयू कई कोर का उपयोग करते हैं, प्रत्येक बड़ी रजिस्टर फाइलों, कई हार्डवेयर धाराओं और कैश के साथ।

TPU। Google TPUs बड़े द्वि-आयामी सिस्टोलिक सरणियों और ऑन-चिप प्रोग्रामेबल मेमोरी पर निर्भर करते हैं ।

FPGA। Microsoft Corporation अपने डेटा केंद्रों में उपयोगकर्ता-प्रोग्रामेबल गेट सरणियों (FPGAs) को लागू करता है, जिनका उपयोग तंत्रिका नेटवर्क अनुप्रयोगों में किया जाता है।

सीपीयू। इंटेल कई कोर के साथ प्रोसेसर प्रदान करता है, एक बड़े बहु-स्तरीय कैश और एक-आयामी SIMD निर्देश, एक तरह से Microsoft के FPGA की तरह, और नया न्यूरोप्रोसेसर CPU की तुलना में TPU के करीब है ।

इन प्रमुख खिलाड़ियों के अलावा, दर्जनों स्टार्टअप अपने स्वयं के विचारों को लागू करते हैं । बढ़ती मांग को पूरा करने के लिए, तंत्रिका नेटवर्क सुपर कंप्यूटर बनाने के लिए डिजाइनर सैकड़ों और हजारों चिप्स का संयोजन कर रहे हैं।

तंत्रिका नेटवर्क आर्किटेक्चर का यह हिमस्खलन इंगित करता है कि कंप्यूटर वास्तुकला के इतिहास में एक दिलचस्प समय आ गया है। 2019 में, यह भविष्यवाणी करना मुश्किल है कि इनमें से कौन से क्षेत्र जीतेंगे (यदि कोई भी सभी जीतता है), लेकिन बाजार निश्चित रूप से परिणाम निर्धारित करेगा, जैसे कि उसने अतीत की वास्तु संबंधी बहस को सुलझा लिया है।

खुला आर्किटेक्चर

सफल ओपन सोर्स सॉफ्टवेयर के उदाहरण के बाद, ओपन आईएसए कंप्यूटर वास्तुकला में एक वैकल्पिक अवसर का प्रतिनिधित्व करता है। उन्हें "प्रोसेसर के लिए लिनक्स" बनाने की आवश्यकता है, ताकि समुदाय व्यक्तिगत कंपनियों के अलावा ओपन सोर्स कर्नेल बना सकें जो मालिकाना कर्नेल के मालिक हों। यदि कई संगठन समान ISA का उपयोग करके प्रोसेसर को डिज़ाइन करते हैं, तो अधिक प्रतिस्पर्धा और भी तेज़ी से नवाचार कर सकती है। लक्ष्य कुछ सेंट से $ 100 तक की लागत वाले प्रोसेसर के लिए वास्तुकला प्रदान करना है।

पहला उदाहरण RISC-V (RISC पाँच) है, जो पाँचवा RISC वास्तुकला बर्कले में कैलिफोर्निया विश्वविद्यालय में विकसित हुआ है । वह RISC-V फाउंडेशन के नेतृत्व वाले समुदाय द्वारा समर्थित है।वास्तुकला का खुलापन आईएसए के विकास को सार्वजनिक आंखों में जगह देने की अनुमति देता है, जब तक कि अंतिम निर्णय नहीं किया जाता है तब तक विशेषज्ञों की भागीदारी होती है। एक खुले फंड का एक अतिरिक्त लाभ यह है कि आईएसए मुख्य रूप से विपणन कारणों से विस्तार करने की संभावना नहीं है, क्योंकि कभी-कभी अपने स्वयं के अनुदेश सेटों के विस्तार के लिए यह एकमात्र स्पष्टीकरण है।

RISC-V एक मॉड्यूलर इंस्ट्रक्शन सेट है। एक छोटा निर्देश बेस एक पूर्ण ओपन सोर्स सॉफ्टवेयर स्टैक लॉन्च करता है, जिसके बाद अतिरिक्त मानक एक्सटेंशन होते हैं जो डिजाइनर अपनी आवश्यकताओं के आधार पर सक्षम या अक्षम कर सकते हैं। इस डेटाबेस में पते के 32-बिट और 64-बिट संस्करण हैं। आरआईएससी-वी केवल वैकल्पिक एक्सटेंशन के माध्यम से बढ़ सकता है; सॉफ्टवेयर स्टैक अभी भी ठीक काम करेगा, भले ही आर्किटेक्ट नए एक्सटेंशन को स्वीकार न करें। मालिकाना आर्किटेक्चर को आमतौर पर बाइनरी स्तर पर ऊपर की ओर अनुकूलता की आवश्यकता होती है: इसका मतलब है कि अगर प्रोसेसर कंपनी एक नई सुविधा जोड़ती है, तो भविष्य के सभी प्रोसेसर को भी इसमें शामिल करना चाहिए। आरआईएससी-वी नहीं करता है, यहां सभी संवर्द्धन वैकल्पिक हैं और यदि आवेदन की आवश्यकता नहीं है तो उन्हें हटाया जा सकता है।इस समय मानक विस्तार हैं, जिसमें पूर्ण नाम का पहला अक्षर है:

• एम। एक पूर्णांक का गुणा / भाग।
  
• A. परमाणु मेमोरी ऑपरेशन।
  
• एफ / डी। सिंगल / डबल सटीक फ़्लोटिंग पॉइंट ऑपरेशंस।
  
• C. संपीडित निर्देश।

आरआईएससी-वी का तीसरा हॉलमार्क आईएसए की सादगी है। हालाँकि यह संकेतक मात्रात्मक नहीं है, यहाँ ARMv8 वास्तुकला की दो तुलनाएँ हैं, जिन्हें ARM द्वारा समानांतर में विकसित किया गया था:

• कम निर्देश । RISC-V में बहुत कम निर्देश हैं। डेटाबेस में 50 हैं, और वे मूल आरआईएससी- I की संख्या और चरित्र में आश्चर्यजनक रूप से समान हैं । बाकी मानक एक्सटेंशन (M, A, F, और D) 53 निर्देश जोड़ते हैं, साथ ही C 34 और जोड़ते हैं, इसलिए कुल संख्या 137 है। तुलना के लिए, ARMv8 में 500 से अधिक निर्देश हैं।
  
• . RISC-V : , ARMv8 14.

सादगी प्रोसेसर के डिजाइन को डिजाइन करने और उनकी शुद्धता की जांच दोनों को सरल बनाती है। क्योंकि RISC-V डेटा केंद्रों से IoT उपकरणों तक सब कुछ पर ध्यान केंद्रित करता है, डिजाइन सत्यापन विकास लागत का एक महत्वपूर्ण हिस्सा हो सकता है।

चौथा, RISC-V 25 साल बाद एक साफ-सुथरी शीट डिजाइन है, जहां आर्किटेक्ट अपने पूर्ववर्तियों की गलतियों से सीखते हैं। पहली पीढ़ी के आरआईएससी आर्किटेक्चर के विपरीत, यह माइक्रोआर्किटेक्चर या फ़ंक्शंस से बचता है जो प्रौद्योगिकी पर निर्भर करता है (जैसे कि स्थगित शाखाएं और आस्थगित डाउनलोड) या नवाचार (जैसे रजिस्टर विंडोज़), जिन्हें कंपाइल एडवांस द्वारा दबा दिया गया है।

अंत में, RISC-V DSA का समर्थन करता है, जो कस्टम त्वरक के लिए एक व्यापक ओपोड स्थान का निर्माण करता है।

आरआईएससी-वी के अलावा, एनवीडिया ने भी घोषणा की (2017 में)एक स्वतंत्र और खुली वास्तुकला , वह इसे एनवीडिया डीप लर्निंग एक्सेलेरेटर (एनवीडीएलए) कहती है। यह मशीन लर्निंग में अनुमान के लिए एक स्केलेबल, अनुकूलन योग्य डीएसए है। कॉन्फ़िगरेशन पैरामीटर में डेटा प्रकार (int8, int16 या fp16) और दो-आयामी गुणन मैट्रिक्स का आकार शामिल है। सिलिकॉन सब्सट्रेट का पैमाना 0.5 mm of से 3 mm and तक भिन्न होता है, और ऊर्जा की खपत 20 mW से 300 mW तक होती है। आईएसए, सॉफ्टवेयर स्टैक और कार्यान्वयन खुले हैं।

खुले, सरल आर्किटेक्चर सुरक्षा के साथ अच्छी तरह से चलते हैं। पहले, सुरक्षा विशेषज्ञ अस्पष्टता के माध्यम से सुरक्षा में विश्वास नहीं करते हैं, इसलिए खुले स्रोत कार्यान्वयन आकर्षक हैं, और खुले स्रोत कार्यान्वयन के लिए एक खुली वास्तुकला की आवश्यकता होती है। समान रूप से महत्वपूर्ण लोगों और संगठनों की संख्या में वृद्धि है जो सुरक्षित आर्किटेक्चर के क्षेत्र में नवाचार कर सकते हैं। मालिकाना आर्किटेक्चर कर्मचारी की भागीदारी को सीमित करते हैं, लेकिन खुले आर्किटेक्चर सुरक्षा के साथ शिक्षा और उद्योग में बहुत अच्छे दिमाग की अनुमति देते हैं। अंत में, आरआईएससी-वी की सादगी इसके कार्यान्वयन के सत्यापन को सरल बनाती है। इसके अलावा, ओपन आर्किटेक्चर, कार्यान्वयन और सॉफ्टवेयर स्टैक, साथ ही साथ FPGAs के लचीलेपन का मतलब है कि आर्किटेक्ट वार्षिक रिलीज चक्रों के बजाय साप्ताहिक के साथ ऑनलाइन नए समाधानों को तैनात और मूल्यांकन कर सकते हैं। हालांकि FPGAs कस्टम चिप्स की तुलना में 10 गुना धीमा हैं,लेकिन उनका प्रदर्शन ऑनलाइन काम करने और सत्यापन के लिए वास्तविक हमलावरों के सामने सुरक्षा नवाचार प्रदर्शित करने के लिए पर्याप्त है। हम उम्मीद करते हैं कि आर्किटेक्ट और सुरक्षा विशेषज्ञों द्वारा ओपन आर्किटेक्चर सहयोगी हार्डवेयर और सॉफ्टवेयर डिजाइन के उदाहरण होंगे।

लचीला हार्डवेयर विकास

फ्लेक्सिबल सॉफ्टवेयर डेवलपमेंट मेनिफेस्टो (2001) बेक एट अल। प्लानिंग और डॉक्यूमेंटेशन के आधार पर एक पारंपरिक वाटरफॉल सिस्टम की समस्याओं को दूर करके सॉफ्टवेयर डेवलपमेंट में क्रांति ला दी। प्रोग्रामर की छोटी टीमें जल्दी से काम करना शुरू कर देती हैं, लेकिन अधूरा प्रोटोटाइप, और अगली यात्रा शुरू करने से पहले ग्राहकों की प्रतिक्रिया प्राप्त करती हैं। एजाइल का स्क्रम संस्करण पांच से दस प्रोग्रामर की टीमों को इकट्ठा करता है जो प्रति चलना दो से चार सप्ताह तक स्प्रिंट करते हैं।

सॉफ्टवेयर विकास से विचार को फिर से उधार लेने के बाद, लचीले हार्डवेयर विकास को व्यवस्थित करना संभव है। अच्छी खबर यह है कि आधुनिक इलेक्ट्रॉनिक कंप्यूटर एडेड डिजाइन (ईसीएडी) उपकरण ने लचीले विकास की अनुमति देते हुए अमूर्त के स्तर को बढ़ा दिया है। अमूर्तता का यह उच्च स्तर विभिन्न डिजाइनों के बीच काम के पुन: उपयोग के स्तर को भी बढ़ाता है।

डिज़ाइन निर्माण और चिप उत्पादन के बीच के महीनों को देखते हुए, चार-सप्ताह के स्प्रिंट्स प्रोसेसर के लिए असंभव हैं। अंजीर में। चित्रा 9 दर्शाता है कि एक लचीली विधि एक उचित स्तर पर एक प्रोटोटाइप को संशोधित करके कैसे काम कर सकती है ।


अंजीर। 9. लचीले उपकरण विकास पद्धति

अंतरतम स्तर एक सॉफ्टवेयर सिम्युलेटर है, जो परिवर्तन करने के लिए सबसे आसान और सबसे तेज़ जगह है। अगला स्तर एफपीजीए चिप्स है, जो एक विस्तृत सॉफ्टवेयर सिम्युलेटर की तुलना में सैकड़ों गुना तेजी से काम कर सकता है। FPGAs ऑपरेटिंग सिस्टम और पूर्ण बेंचमार्क के साथ काम कर सकते हैं, जैसे कि मानक प्रदर्शन मूल्यांकन निगम (कल्पना), जो प्रोटोटाइप के अधिक सटीक मूल्यांकन के लिए अनुमति देता है। अमेज़न वेब सर्विसेज क्लाउड में FPGAs प्रदान करती है, इसलिए आर्किटेक्ट FPGAs का उपयोग पहले उपकरण खरीदने और एक प्रयोगशाला स्थापित किए बिना कर सकते हैं। अगले स्तर आकार और बिजली की खपत का दस्तावेजीकरण करने के लिए, चिप सर्किट उत्पन्न करने के लिए ECAD टूल का उपयोग करता है। उपकरण काम करने के बाद भी, नए प्रोसेसर को उत्पादन में भेजने से पहले परिणामों को परिष्कृत करने के लिए कुछ मैनुअल चरणों का पालन करना आवश्यक है।प्रोसेसर डेवलपर इसे अगले स्तर पर कहते हैं।टेप में । ये पहले चार स्तर चार सप्ताह के स्प्रिंट का समर्थन करते हैं।

अनुसंधान उद्देश्यों के लिए, हम चार स्तर पर रुक सकते हैं, क्योंकि क्षेत्र, ऊर्जा और प्रदर्शन का अनुमान बहुत सटीक है। लेकिन यह एक धावक की तरह एक मैराथन दौड़ा और खत्म होने से पहले 5 मीटर की दूरी पर रोक दिया, क्योंकि उसकी समाप्ति का समय पहले से ही स्पष्ट है। मैराथन के लिए कठिन तैयारी के बावजूद, वह वास्तव में फिनिश लाइन पार करने के रोमांच और खुशी को याद करेंगे। सॉफ्टवेयर इंजीनियरों पर हार्डवेयर इंजीनियरों के फायदों में से एक यह है कि वे भौतिक चीजें बनाते हैं। कारखाने से चिप्स प्राप्त करना: वास्तविक कार्यक्रमों को मापना, चलाना, उन्हें दोस्तों और परिवार को दिखाना डिजाइनर के लिए बहुत खुशी की बात है।

कई शोधकर्ताओं का मानना ​​है कि उन्हें रोकना चाहिए क्योंकि चिपमेकिंग बहुत सस्ती है। लेकिन अगर डिजाइन छोटा है, तो यह आश्चर्यजनक रूप से सस्ती है। इंजीनियर केवल $ 14,000 के लिए 100 1 मिमी² माइक्रोचिप्स का आदेश दे सकते हैं। 28 एनएम पर, 1 मिमी² चिप में लाखों ट्रांजिस्टर होते हैं: यह आरआईएससी-वी प्रोसेसर और एनवीएलडीए त्वरक दोनों के लिए पर्याप्त है। सबसे बाहरी स्तर महंगा है अगर डिजाइनर एक बड़ी चिप बनाने का इरादा रखता है, लेकिन छोटे चिप्स पर कई नए विचारों का प्रदर्शन किया जा सकता है।

निष्कर्ष

"सबसे काला घंटा भोर से पहले है" - थॉमस फुलर, 1650

इतिहास के पाठों से लाभ उठाने के लिए, प्रोसेसर के रचनाकारों को यह समझना चाहिए कि सॉफ्टवेयर उद्योग से बहुत कुछ अपनाया जा सकता है, जिससे हार्डवेयर या सॉफ्टवेयर इंटरफेस के अमूर्त स्तर में वृद्धि होने से नवाचार के अवसर मिलते हैं और बाजार में तेजी आती है। अंत में विजेता का निर्धारण करें। iAPX-432 और इटेनियम दिखाता है कि वास्तुकला में निवेश कुछ भी नहीं कर सकता है, जबकि एस / 360, 8086, और एआरएम दशकों से उच्च परिणाम दे रहे हैं, जिसका कोई अंत नहीं है।

मूर के कानून और डेनार्ड के स्केलिंग के पूरा होने के साथ-साथ मानक माइक्रोप्रोसेसरों के प्रदर्शन में मंदी, ऐसी समस्याएं नहीं हैं जिन्हें हल किया जाना चाहिए, लेकिन एक दिया गया है, जैसा कि आप जानते हैं, रोमांचक अवसर प्रदान करता है। उच्च स्तरीय विषय-उन्मुख भाषाओं और आर्किटेक्चर, मालिकाना अनुदेश सेट की जंजीरों से मुक्त होने के साथ-साथ जनता की बढ़ी हुई सुरक्षा की मांग के साथ, कंप्यूटर वास्तुकला के लिए एक नया स्वर्ण युग खोलेगा। ओपन सोर्स इकोसिस्टम में, कृत्रिम रूप से डिजाइन किए गए चिप्स निश्चित रूप से उपलब्धियों का प्रदर्शन करेंगे और इस तरह वाणिज्यिक कार्यान्वयन को गति देंगे। इन चिप्स में सामान्य प्रयोजन प्रोसेसर दर्शन आरआईएससी होने की संभावना है, जो समय की कसौटी पर खड़ा है। उसी तेज-तर्रार नवाचार की अपेक्षा करें, जैसा आपने पिछले स्वर्णिम काल में किया था,लेकिन इस बार लागत, ऊर्जा और सुरक्षा के मामले में, न केवल प्रदर्शन।

अगले दशक में, नए कंप्यूटर आर्किटेक्चर का एक कैम्ब्रियन विस्फोट होगा, जिसका अर्थ है अकादमिक और उद्योग में कंप्यूटर आर्किटेक्ट के लिए रोमांचक समय।