एक्स 86 प्रणाली में बाहरी रुकावट। भाग 1. बाधा नियंत्रक विकास

यह आलेख एक्स 86 प्रणाली में बाहरी उपकरणों से वितरण प्रक्रिया के बारे में है। यह सवालों के जवाब देने की कोशिश करता है जैसे:

• तस्वीर क्या है और इसके लिए क्या है?
• एपीआईसी क्या है और इसके लिए क्या है? LAPIC और I / O APIC का उद्देश्य क्या है?
• APIC, xAPIC और x2APIC में क्या अंतर हैं?
• MSI क्या है? MSI और MSI-X के बीच अंतर क्या हैं?
• $ PIR, MPtable, और ACPI टेबल की भूमिका क्या है?

यदि आप इनमें से किसी एक प्रश्न का उत्तर जानना चाहते हैं, या यदि आप बस अंतरापृष्ठ नियंत्रक विकास के बारे में जानना चाहते हैं, तो कृपया स्वागत है।

परिचय

उन लोगों के लिए जो एक रुकावट नहीं जानते, यहां विकिपीडिया का एक उद्धरण है:

सिस्टम प्रोग्रामिंग में, एक बाधा हार्डवेयर या सॉफ़्टवेयर द्वारा उत्सर्जित प्रोसेसर का एक संकेत है जो एक घटना को इंगित करता है जिसे तत्काल ध्यान देने की आवश्यकता होती है। एक बाधा प्रोसेसर को एक उच्च-प्राथमिकता वाली स्थिति के लिए सचेत करती है, जो वर्तमान कोड प्रोसेसर के व्यवधान की आवश्यकता होती है। प्रोसेसर अपनी वर्तमान गतिविधियों को निलंबित करने, अपने राज्य को बचाने, और घटना से निपटने के लिए एक बाधा हैंडलर (या एक रुकावट सेवा दिनचर्या, आईएसआर) नामक एक फ़ंक्शन को निष्पादित करता है। यह रुकावट अस्थायी है, और, बाधा हैंडलर के खत्म होने के बाद, प्रोसेसर सामान्य गतिविधियों को फिर से शुरू करता है।

इंटरप्ट दो प्रकार के होते हैं: हार्डवेयर इंटरप्ट और सॉफ्टवेयर इंटरप्ट (सॉफ्टिरक्स):

• हार्डवेयर इंटरप्ट को उपकरणों द्वारा उपयोग किया जाता है ताकि यह सूचित किया जा सके कि उन्हें ऑपरेटिंग सिस्टम से ध्यान हटाने की आवश्यकता है। आंतरिक रूप से, हार्डवेयर इंटरप्ट को इलेक्ट्रॉनिक अलर्टिंग संकेतों का उपयोग करके कार्यान्वित किया जाता है जो एक बाहरी डिवाइस से प्रोसेसर को भेजे जाते हैं, जो या तो कंप्यूटर का एक हिस्सा है, जैसे कि डिस्क नियंत्रक, या बाहरी परिधीय। उदाहरण के लिए, कीबोर्ड पर एक कुंजी दबाने या माउस को स्थानांतरित करने से हार्डवेयर बाधित होता है जो प्रोसेसर को कीस्ट्रोक या माउस स्थिति को पढ़ने का कारण बनता है। हार्डवेयर अवरोधन शुरू करने के कार्य को एक बाधा अनुरोध (IRQ) के रूप में जाना जाता है।
• एक सॉफ्टवेयर अवरोध या तो प्रोसेसर में एक असाधारण स्थिति के कारण होता है, या निर्देश सेट में एक विशेष निर्देश होता है जो इसे निष्पादित होने पर एक बाधा का कारण बनता है। पूर्व को अक्सर एक जाल या अपवाद कहा जाता है और इसका उपयोग प्रोग्राम निष्पादन के दौरान होने वाली त्रुटियों या घटनाओं के लिए किया जाता है जो असाधारण रूप से पर्याप्त होते हैं कि उन्हें कार्यक्रम के भीतर ही नियंत्रित नहीं किया जा सकता है। उदाहरण के लिए, एक डिवाइड-बाय-ज़ीरो अपवाद को फेंक दिया जाएगा यदि प्रोसेसर की अंकगणितीय तर्क इकाई को एक संख्या को शून्य से विभाजित करने की आज्ञा है क्योंकि यह निर्देश एक त्रुटि और असंभव है।

यह लेख हार्डवेयर / बाहरी व्यवधान IRQ के बारे में है।

व्यवधान का उद्देश्य क्या है? उदाहरण के लिए, हम पैकेट आते ही नेटवर्क कार्ड से आने वाले पैकेट के साथ एक क्रिया करना चाहते हैं। यदि आप नेटवर्क कार्ड से लगातार पूछना नहीं चाहते हैं "क्या मेरा पैकेट आ गया है?" और अपना प्रोसेसर समय बर्बाद कर सकते हैं, आप बाहरी हार्डवेयर व्यवधान IRQ का उपयोग कर सकते हैं। एक डिवाइस से इंटरप्ट लाइन को सीपीयू की INTR लाइन से जोड़ा जाना चाहिए, और प्रत्येक पैकेट प्राप्त होने के बाद, नेटवर्क कार्ड इस लाइन पर एक सिग्नल बनाएगा। सीपीयू इस सिग्नल को महसूस करेगा और जान लेगा कि नेटवर्क कार्ड में इसके लिए जानकारी है। उसके बाद ही सीपीयू आने वाले पैकेट को पढ़ेगा।

लेकिन बहुत सारे बाहरी उपकरण होने पर हमें क्या करना चाहिए? इन सभी के लिए सीपीयू पर एक टन INTR पिन बनाना बहुत अनुत्पादक होगा।



इस समस्या को हल करने के लिए एक विशेष चिप का आविष्कार किया गया था - एक बाधा नियंत्रक।

पीआईसी

( विकि / ओसदेव )

पहला इंटरप्ट कंट्रोलर चिप Intel 8259 PIC था । इसमें 8 इनपुट लाइनें (IRQ0-7) और 1 आउटपुट लाइन थी (जो CPU के INTR लाइन के साथ इंटरप्ट कंट्रोलर को जोड़ती है)। जब इसकी इनपुट लाइनों में से किसी एक उपकरण से अवरोध उत्पन्न होता है, तो 8259 INTR लाइन पर एक संकेत देगा। उसके बाद सीपीयू को पता चलेगा कि कुछ डिवाइस को तत्काल ध्यान देने की आवश्यकता है, और प्रोसेसर पीआईसी से पूछेगा कि 8 इनपुट लाइनों (आईआरक्यूएक्स) में से कौन सा इस रुकावट का स्रोत था। इस मतदान के लिए कुछ ओवरहेड है, लेकिन अब हमारे पास 1 के बजाय 8 इंटरप्ट लाइनें हैं।



जल्द ही 8 लाइनें पर्याप्त नहीं थीं। बाधा लाइनों की कुल संख्या को बढ़ाने के लिए दो 8259 नियंत्रक (मास्टर और दास) एक कैस्केड (दोहरी पीआईसी) में जुड़े थे।

0 से 7 तक IRQ को पहले Intel 8259 PIC (मास्टर) के साथ संसाधित किया जाता है, और 8 से 15 तक IRQ को दूसरे Intel 8259 PIC (मास्टर) के साथ संसाधित किया जाता है। केवल मास्टर सीपीयू से जुड़ा हुआ है और आने वाले व्यवधानों के बारे में संकेत दे सकता है। यदि 8-15 लाइनों पर एक रुकावट है, तो दूसरा PIC (दास) इसके बारे में लाइन IRQ2 पर मास्टर को संकेत देगा, और उसके बाद मास्टर सीपीयू को संकेत देगा। यह कैस्केड की रुकावट 16 लाइनों में से 1 को दूर ले जाती है, लेकिन सभी बाहरी उपकरणों के लिए कुल 15 अवरोध बनाती है।



इस योजना को समुदाय द्वारा अपनाया गया था, और अब जब कोई PIC (प्रोग्रामर इंटरप्रेन्योर कंट्रोलर) के बारे में बात करता है, तो उनका मतलब इस दोहरी PIC प्रणाली से है। कुछ समय बाद 8259 नियंत्रकों में सुधार हुआ और एक नया नाम मिला: 8259A। इन नियंत्रकों के साथ DUAL PIC प्रणाली को चिपसेट में शामिल किया गया था। ऐसे समय में जब बाहरी डिवाइस कनेक्शन के लिए मुख्य बस आईएसए थी, यह प्रणाली पर्याप्त थी। यह केवल आवश्यक था कि अलग-अलग डिवाइस एक ही IRQ लाइन से कनेक्ट न हों, क्योंकि ISA इंटरप्ट नहीं हैं।

डिवाइस इंटरप्ट मैपिंग बहुत मानक था:

उदाहरण ( यहां से ):
IRQ 0 - सिस्टम टाइमर
IRQ 1 - कीबोर्ड कंट्रोलर
IRQ 2 - कैस्केड (दास नियंत्रक से अवरोध)
IRQ 3 - सीरियल पोर्ट COM2
IRQ 4 - सीरियल पोर्ट COM1
IRQ 5 - समानांतर पोर्ट 2 और 3 या साउंड कार्ड
IRQ 6 - फ्लॉपी कंट्रोलर
आईआरक्यू 7 - समानांतर बंदरगाह 1
आईआरक्यू 8 - आरटीसी टाइमर
आईआरक्यू 9 - एसीपीआई
IRQ 10 - खुला / SCSI / NIC
IRQ 11 - खुला / SCSI / NIC
IRQ 12 - माउस नियंत्रक
IRQ 13 - गणित सह-प्रोसेसर
आईआरक्यू 14 - एटीए चैनल 1
आईआरक्यू 15 - एटीए चैनल 2

8259 चिप्स के साथ विन्यास और काम I / O पोर्ट के साथ किया जाता है:

8259A का पूर्ण प्रलेखन यहां पाया जा सकता है ।

बाद में PCI बस ने ISA बस को बदल दिया। दुर्भाग्य से, उपकरणों की संख्या 15. से अधिक होने लगी। स्थिर ISA बस के बजाय, PCI बस में उपकरणों को सिस्टम में गतिशील रूप से जोड़ा जा सकता है जो संभावित रूप से और भी अधिक समस्याओं का कारण बन सकता है। लेकिन सौभाग्य से, पीसीआई बस में व्यवधान को साझा किया जा सकता है, इसलिए कई उपकरणों को एक इंटरप्ट लाइन IRQ से जोड़ना संभव है। अंत में, रुकावट लाइनों की कमी की समस्या को हल करने के लिए, पीसीआई उपकरणों के सभी PIRQ लाइनों (प्रोग्रामेबल इंटरप्ट रिक्वेस्ट) को बाधित करने का निर्णय लिया गया।

उदाहरण के लिए, मान लें कि हमारे पास पीआईसी नियंत्रक और 20 पीसीआई उपकरणों पर 4 फ्री इंटरप्ट लाइनें हैं। हम 5 उपकरणों से एक PIRQx लाइन में रुकावट को जोड़ सकते हैं, और इन PIRQx लाइनों को PIC नियंत्रक से जोड़ सकते हैं। इस मामले में यदि पीआईआरएक्सएक्स लाइनों में से एक पर कोई रुकावट है, तो प्रोसेसर को इस लाइन से जुड़े सभी उपकरणों को इस रुकावट के बारे में जानना होगा कि इसके लिए कौन जिम्मेदार है, लेकिन अंत में यह समस्या को हल करता है। PIRQ लाइनों में पीसीआई अवरोध लाइनों को जोड़ने वाले उपकरण को अक्सर PIR राउटर कहा जाता है।

इस विधि के साथ यह सुनिश्चित करना आवश्यक है कि पीआईआरक्यूएक्स लाइनें आईएसए इंटरप्ट के साथ लाइनों से कनेक्ट नहीं होती हैं (क्योंकि यह टकराव पैदा करेगा) और पीरक्यूएक्स लाइनें संतुलित हैं (हम जितने अधिक उपकरणों को एक लाइन से कनेक्ट करते हैं, उतने अधिक उपकरण सीपीयू की आवश्यकता होगी चुनाव करने के लिए जब यह जांचने की आवश्यकता होती है कि कौन सा उपकरण रुकावट के लिए जिम्मेदार है)।



नोट : छवि पर पीसीआई उपकरण की मैपिंग -> पीआईआर को अमूर्त रूप से चित्रित किया गया है, क्योंकि वास्तविक मामले में यह थोड़ा अधिक जटिल है। वास्तविक दुनिया में प्रत्येक PCI डिवाइस में 4 इंटरप्ट लाइन्स (INTA, INTB, INTC, INTD) और 8 फ़ंक्शन होते हैं, जहाँ प्रत्येक फ़ंक्शन में इन INTx में से केवल एक ही हो सकता है। प्रत्येक फ़ंक्शन द्वारा इंटेक्स लाइन का उपयोग चिपसेट कॉन्फ़िगरेशन द्वारा निर्धारित किया जाएगा।

उनके स्वभाव से कार्य अलग-अलग तार्किक ब्लॉक हैं। उदाहरण के लिए, एक PCI डिवाइस में एक Smbus नियंत्रक फ़ंक्शन, एक SATA नियंत्रक फ़ंक्शन और एक LPC ब्रिज फ़ंक्शन हो सकता है। एक ऑपरेटिंग सिस्टम (ओएस) के दृष्टिकोण से, प्रत्येक फ़ंक्शन अपने स्वयं के कॉन्फ़िगरेशन स्थान (पीसीआई कॉन्फ़िगरेशन) के साथ एक अलग डिवाइस की तरह है।

PIC कंट्रोलर रूटिंग के बारे में जानकारी BIOS द्वारा तालिका $ PIR की सहायता से और रजिस्टरों 3Ch (INT_LN Interrupt Line (R / W)) और 3Dh (INT_PN Inter Inter Pin (RO)) के माध्यम से OS को भेजी जाती है। प्रत्येक फ़ंक्शन के लिए PCI कॉन्फ़िगरेशन स्थान।

$ PIR तालिका के लिए एक विनिर्देश हाल ही में Microsoft वेबसाइट पर था, लेकिन वर्तमान में अनुपलब्ध है। पीसीआई BIOS विनिर्देशन [४.२.२] से तालिका की सामग्री को समझना संभव है। PCI इंटरप्ट रूटिंग विकल्प प्राप्त करें] या यहाँ से (अंतिम लिंक रूसी में है, लेकिन आप "PCI IRQ रूटिंग टेबल स्पेसिफिकेशन") को गूगल करने का प्रयास कर सकते हैं।

APIC

( विकी , ओसदेव )

मल्टीप्रोसेसर सिस्टम आने तक अंतिम विधि काम करती थी। प्रकृति के अनुसार, पीआईसी केवल एक सीपीयू में रुकावट भेज सकता है, और एक मल्टीप्रोसेसर सिस्टम में सीपीयू को संतुलित तरीके से लोड करना वांछित है। इस समस्या का समाधान नया APIC इंटरफ़ेस (उन्नत PIC) था।

प्रत्येक प्रोसेसर के लिए LAPIC (स्थानीय APIC) नामक एक विशेष नियंत्रक जोड़ा गया, साथ ही बाहरी उपकरणों से रूटिंग के लिए I / O APIC नियंत्रक। इन सभी नियंत्रकों को APIC नाम के साथ एक आम बस में जोड़ा जाता है (ध्यान दें कि आधुनिक सिस्टम इस कार्य के लिए एक अलग APIC बस के बजाय एक मानक सिस्टम बस का उपयोग करते हैं)।

जब बाहरी अवरोध I / O APIC इनपुट पर आता है, तो नियंत्रक सिस्टम CPU के LAPIC में एक बाधा संदेश भेजेगा। इस तरह I / O APIC कंट्रोलर प्रोसेसर के बीच लोड को बाधित करने में मदद करता है।

पहली APIC चिप 82489DX थी , जो एक अलग चिप थी जिसमें एक जुड़ा हुआ LAPIC और I / O APIC था। एक दोहरे प्रोसेसर सिस्टम के लिए तीन ऐसे चिप्स की आवश्यकता थी: LAPIC के लिए दो और I / O APIC के लिए एक। बाद में LAPIC कार्यक्षमता को सीधे प्रोसेसर में शामिल किया गया, और I / O APIC भाग को 82093AA चिप से अलग किया गया।

I / O APIC 82093AA में 24 इनपुट थे, और APIC आर्किटेक्चर 16 CPU तक का समर्थन कर सकता था। पुराने ISA सिस्टम के साथ व्यवधान के लिए 0-15 को इंटरप्ट के पुराने ISA इंटरप्ट के लिए छोड़ दिया गया था और 16-23 के इंटरप्रिट्स सभी PCI डिवाइस के लिए थे। इस परिसीमन के साथ आईएसए और पीसीआई इंटरप्ट के बीच सभी संघर्षों को आसानी से टाला जा सकता है। फ्री इंटरप्ट लाइन्स की संख्या बढ़ने के साथ PIRQx लाइन्स की संख्या बढ़ाना भी संभव हो गया।



I / O APIC और LAPIC प्रोग्रामिंग MMIO की मदद से की जाती है। LAPIC रजिस्टर आमतौर पर एड्रेस 0xFEE00000 पर रखे जाते हैं, और I / O APIC एड्रेस 0xFE0000 पर रजिस्टर होते हैं, हालांकि इन्हें फिर से कॉन्फ़िगर करना संभव है।

पीआईसी मामले में, शुरुआत में अलग-अलग चिप्स बाद में चिपसेट का हिस्सा बन गए।

APIC वास्तुकला को बाद में आधुनिकीकरण किया गया था, और इसके नए संस्करण को xAPIC (x - विस्तारित) नाम दिया गया था। पूर्ण बैकवर्ड संगतता के साथ, सिस्टम में संभावित सीपीयू की कुल संख्या 256 तक बढ़ गई थी।

वास्तुकला विकास में अगला कदम x2APIC नाम दिया गया था। सिस्टम में संभावित सीपीयू की संख्या 2 ^ 32 हो गई। ये नियंत्रक xAPIC के साथ पीछे की ओर संगतता मोड में काम कर सकते हैं, या वे नए x2APIC मोड में काम कर सकते हैं। इस नए मोड में नियंत्रक प्रोग्रामिंग MMIO के माध्यम से नहीं, बल्कि MSR रजिस्टरों के माध्यम से की जाती है (जो बहुत तेज़ हैं)। इस लिंक के अनुसार, इस मोड के लिए IOMMU समर्थन आवश्यक है।

यह ध्यान देने योग्य है कि सिस्टम में कई I / O APIC नियंत्रक होना संभव है। उदाहरण के लिए, एक साउथब्रिज में 24 इंटरप्रेट करता है और दूसरा नॉर्थब्रिज में 32 इंटरप्ट के लिए। I / O APIC के संदर्भ में, इंटरप्ट को आमतौर पर GSI (ग्लोबल सिस्टम इंटरप्ट) कहा जाता है। तो, अग्रगामी प्रणाली में GSIs 0-55 है।

हम कैसे निर्धारित कर सकते हैं कि सीपीयू में एक आंतरिक एलएपीआईसी है और यह किस एपीआईसी वास्तुकला का समर्थन करता है? सीपीयूआईडी से बिट-फ्लैग का निरीक्षण करके इन सवालों का जवाब देना संभव है।
OS को LAPIC और I / O APIC की खोज में मदद करने के लिए, BIOS को उनके बारे में जानकारी MP MP (पुरानी विधि) या ACPI तालिका (इस मामले में MADT तालिका) के माध्यम से प्रस्तुत करनी चाहिए। सामान्य जानकारी के अलावा, MPtable और ACPI (इस मामले में DSDT तालिका) दोनों को रूटिंग रूटिंग के बारे में जानकारी होनी चाहिए। इसका मतलब है कि कौन सी डिवाइस किस इंटरप्ट लाइन ($ PIR टेबल के समान) का उपयोग करती है।

आप आधिकारिक विनिर्देश में एमपीटेबल के बारे में पढ़ सकते हैं। पहले विनिर्देश इंटेल वेबसाइट पर था, लेकिन वर्तमान में इसे केवल एक संग्रह संस्करण में खोजना संभव है। एसीपीआई विनिर्देश यूईएफआई वेबसाइट (वर्तमान संस्करण 6.2 है ) पर पाया जा सकता है। यह ध्यान देने योग्य है कि ACPI के साथ APIC के बिना सिस्टम के लिए व्यवधान मार्ग की घोषणा करना संभव है (एक अलग $ PIR तालिका प्रदान करने के बजाय)।

एमएसआई

( विकी )

एपीआईसी का अंतिम संस्करण अच्छा था, लेकिन बिना डाउनसाइड के नहीं। उपकरणों से सभी रुकावट लाइनों ने प्रणाली को बहुत जटिल बना दिया और इस तरह त्रुटि की संभावना बढ़ गई। PCI एक्सप्रेस बस PCI बस को बदलने के लिए आई थी, जिसने सभी व्यवधान प्रणालियों को पूरी तरह से सरल कर दिया था। इसमें इंटरप्ट लाइनें बिल्कुल नहीं हैं। पश्चगामी संगतता के लिए सिग्नल (INTx #) एक अलग तरह के संदेशों के साथ अनुकरण किए जाते हैं। पीसीआई अवरोध लाइनों के साथ उनका कनेक्शन भौतिक तारों के साथ किया गया था। PCI एक्सप्रेस इंटरप्ट लाइनों के साथ एक कनेक्शन तार्किक है और PCI एक्सप्रेस पुलों द्वारा बनाया गया है। लेकिन विरासत इंटेक्स का यह समर्थन केवल पीसीआई बस के साथ पीछे की संगतता के लिए मौजूद है। PCI एक्सप्रेस इंटरप्रिट डिलीवरी का एक नया तरीका पेश करता है - MSI (मैसेज सिग्नलेड इंटरप्ट)। इस पद्धति में एक डिवाइस केवल सीपीयू लैपिक के एमएमआईओ क्षेत्र में एक विशेष स्थान पर लिखकर रुकावट के बारे में संकेत देता है।



पहले एक एकल PCI डिवाइस (इसका अर्थ है कि इसके सभी कार्य) में केवल 4 व्यवधान हो सकते हैं, लेकिन अब यह संभव है कि 32 बार बाधित हो।

एमएसआई के मामले में रुकावट लाइनों का कोई बँटवारा नहीं है: हर रुकावट स्वाभाविक रूप से उसके उपकरण से मेल खाती है।

एमएसआई व्यवधान भी एक और समस्या का समाधान करता है। उदाहरण के लिए, आइए एक ऐसी स्थिति की कल्पना करें जहां एक उपकरण मेमोरी-राइट लेनदेन करता है, और बाधा के माध्यम से इसके पूरा होने के बारे में संकेत देना चाहता है। लेकिन एक लिखित लेन-देन बस के प्रसारण की प्रक्रिया में देरी हो सकती है (और डिवाइस इसके बारे में नहीं जान सकता)। इस मामले में रुकावट के बारे में संकेत सबसे पहले सीपीयू के पास आएगा, इसलिए प्रोसेसर अभी तक मान्य डेटा नहीं पढ़ेगा। यदि MSI का उपयोग किया जाता है, तो MSI के बारे में जानकारी उसी तरह प्रेषित की जाती है जैसे डेटा संदेश, और इसलिए यह पहले नहीं आ सकता है।

यह ध्यान देने योग्य है कि MSI इंटरप्ट LAPIC के बिना काम नहीं कर सकता है, लेकिन MSI, I / O APIC (एक और डिजाइन सरलीकरण) की जगह ले सकता है।

कुछ समय बाद एमएसआई विधि को एमएसआई-एक्स तक बढ़ाया गया। अब हर डिवाइस में 2048 तक की बाधा हो सकती है। अब यह भी निर्दिष्ट करना संभव है कि कौन सा सीपीयू किस प्रक्रिया को बाधित करे। यह हाईलोड उपकरणों के लिए बहुत उपयोगी हो सकता है, उदाहरण के लिए नेटवर्क कार्ड की तरह।

MSI समर्थन के लिए एक अलग BIOS तालिका की आवश्यकता नहीं है। लेकिन डिवाइस को अपने पीसीआई कॉन्फ़िगरेशन स्थान में क्षमताओं में से एक के माध्यम से अपने एमएसआई समर्थन का संकेत देना चाहिए। साथ ही, एक डिवाइस ड्राइवर को MSI के साथ काम करने के लिए सभी आवश्यक समर्थन शामिल करना चाहिए।

Sonclusion

इस लेख में हमने रुकावट नियंत्रक विकास के बारे में जानकारी का अध्ययन किया है और एक्स 86 प्रणाली में बाहरी उपकरणों से रुकावट वितरण के बारे में एक सामान्य सैद्धांतिक ज्ञान प्राप्त किया है।

अगले भाग में हम अभ्यास करेंगे और देखेंगे कि लिनक्स में प्रत्येक अग्रगामी बाधा नियंत्रक को कैसे जोड़ा जाए।

तीसरे भाग में हम कोरबूट कोड पर गौर करेंगे और देखेंगे कि सही इंटरप्ट रूटिंग के लिए चिपसेट में किन सेटिंग्स की जरूरत है।

लिंक:

• इंटरप्ट कंट्रोलर्स (मध्य में सामान)
• PCIe में विभिन्न व्यवधान क्या करते हैं?
• मैसेज सिग्नलेड इंटरप्ट के उपयोग के माध्यम से इंटरप्ट लेटेंसी को कम करना

स्वीकृत खंड

इस लेख के अनुवाद में मेरी मदद करने के लिए कोरबूट समुदाय से जैकब गरबर का विशेष धन्यवाद।