हायाबुसा -2 के अंदर कंप्यूटर कैसे काम करता है, जिसने Ryuga पर बम गिराया था। और इसके डेवलपर्स की तस्वीरें

दूसरे दिन, जापानी स्वचालित स्टेशन हायाबुसा -2 ने क्षुद्रग्रह रायुगु पर बम गिराया । 64-बिट MIPS 5Kf प्रोसेसर कोर के साथ HR5000 चिप (JAXA2010 / 101) पर आधारित विकिरण-स्थिर प्रणाली द्वारा अंतरिक्ष यान को नियंत्रित किया जाता है। ऑन-बोर्ड कंप्यूटर, यूट्रॉन रीयल-टाइम ऑपरेटिंग सिस्टम चलाता है, जो TRON मानक RTOS परिवार में से एक है, जो 1980 के दशक में जापान में दिखाई दिया और एक अलग पद का हकदार है ।

इस नोट में, मैं संक्षेप में बताऊंगा कि HR5000 SoC और इसके प्रोसेसर कोर में क्या शामिल है, मैं MIPS 4K और 5K लाइनों के दो प्रमुख डेवलपर्स की तस्वीरें दिखाऊंगा, और यह भी बताऊंगा कि आप FPG पर घर पर कैसे खेल सकते हैं "एक छोटे भाई के वंशज" इस कंप्यूटर के साथ - 32-बिट MIPS microAptiv UP कर्नेल, जिसका कोड Verilog हार्डवेयर विवरण भाषा में MIPS 4KEc पर आधारित था।



जापानी एयरोस्पेस एजेंसी JAXA ने MIPS टेक्नोलॉजीज, एक अमेरिकी कंपनी MIPS 5Kf प्रोसेसर कोर का लाइसेंस दिया। यह 2000 के दशक में हुआ। इस कोर को विकसित करने वाला समूह 40 वर्षों के लिए विभिन्न विन्यासों में मौजूद है:

1. सबसे पहले, 1978-1984 में, MIPS स्टैनफोर्ड में एक परियोजना थी, जिसका नेतृत्व जॉन हेनेसी ने किया था। इस परियोजना की सफलता पर, हेनेसे कंप्यूटर वास्तुकला पर सबसे प्रसिद्ध पाठ्यपुस्तक के लेखक बन गए और कुछ समय में - स्टैनफोर्ड के अध्यक्ष।
2. फिर, 1984 में, MIPS एक वाणिज्यिक कंपनी बन गई - MIPS कंप्यूटर सिस्टम। उसी वर्ष, एआरएम का भी व्यवसायीकरण हो गया। 1991 में, MIPS ने दुनिया का पहला 64-बिट माइक्रोप्रोसेसर - MIPS R4000 जारी किया।
3. उसके बाद, MIPS को सिलिकॉन ग्राफिक्स द्वारा अवशोषित किया गया था और 1990 के दशक में इसका उपयोग ग्राफिक स्टेशनों के अंदर किया गया था जहां हॉलीवुड (जुरासिक पार्क) में यथार्थवादी ग्राफिक्स वाली पहली फिल्में बनाई गई थीं।
4. 2000 के दशक में, समूह MIPS टेक्नोलॉजीज में अलग हो गया और विशेष रूप से, JAXA के लिए एक प्रोसेसर तैयार किया। MIPS का मुख्यालय कैलिफोर्निया में था, MIPS 5Kf डेवलपर्स में से कुछ कोपेनहेगन में MIPS यूरोप में स्थित थे ।
5. 2012 में, MIPS टेक्नोलॉजीज को ब्रिटिश कंपनी इमेजिनेशन टेक्नोलॉजीज द्वारा खरीदा गया था, जो कि शुरुआती Apple iPhone के अंदर GPU डेवलपर के रूप में प्रसिद्ध हो गया था।
6. 2017 में, Apple ने इमेजिनेशन को फेंक दिया, और कुछ गड़बड़ियों के बाद, MIPS समूह की तकनीक और भाग को तरंग कम्प्यूटिंग में एकीकृत किया गया, एक स्टार्टअप जो तंत्रिका नेटवर्क को तेज करने के लिए एक चिप विकसित करता है।
7. वेव कम्प्यूटिंग चिप 64-बिट MIPS I6500 प्रोसेसर के एक समूह का एक संयोजन है, एक सिस्टोलिक सरणी ला गूगल टीपीयू पर आधारित एक मैट्रिक्स गुणक, और मोटे अनाज के साथ एक डिवाइस पर आधारित डेटा प्रोसेसर प्रोसेसर - सीजीआरए )। I6500 क्लस्टर में क्लासिक प्रोसेसर मैट्रिक्स गुणक और डेटा स्ट्रीम प्रोसेसर को लोड करते हैं, मैट्रिक्स गुणक कम्प्यूटेशनल घनत्व प्रदान करता है, और कार्य डेटा प्रोसेसर शास्त्रीय प्रोसेसर और मैट्रिक्स गुणक के बीच में स्थित है - यह गुणक की तुलना में अधिक लचीला है और शास्त्रीय सीपीयू की तुलना में अधिक उत्पादक है।

इसलिए मैंने एमआइपी 4K और 5K लाइन के दो प्रमुख डेवलपर्स में से एक के साथ एक तस्वीर ली - लैरी हडिपोहल, लैरी हडेपोल (लाल शर्ट में दाईं ओर)। लैरी ने अपने करियर की शुरुआत डिजिटल इक्विपमेंट कॉर्पोरेशन (DEC) में माइक्रोवैक्स के प्रोसेसर प्रोसेसर के रूप में की। फिर लैरी ने एक छोटी सी कंपनी सिरिक्स के लिए काम किया, जिसने 1980 के दशक के अंत में इंटेल को चुनौती दी और एक FPU कोप्रोसेसर बनाया जो इंटेल 80387 के साथ संगत था और 50% तेज था। फिर लैरी ने सिलिकॉन ग्राफिक्स पर एमआइपी चिप डिजाइन किए। जब MIPS टेक्नोलॉजीज सिलिकॉन ग्राफिक्स से अलग हो गए, लैरी और रयान क्विंट ने मिलकर पहला स्वतंत्र MIPS उत्पाद, MIPS 4K लॉन्च किया, जो 2000 के होम इलेक्ट्रॉनिक्स (डीवीडी प्लेयर, कैमरा, डिजिटल टीवी) पर हावी होने वाली रेखा का आधार बन गया। तब MIPS 5K ने अंतरिक्ष में उड़ान भरी - इसका उपयोग जापानी अंतरिक्ष एजेंसी JAXA द्वारा किया गया था। फिर लैरी, वीपी हार्डवेयर इंजीनियरिंग के रूप में, निम्नलिखित लाइनों के विकास का नेतृत्व किया, और अब वह नए वेव एक्सेलरेटर आर्किटेक्चर पर काम कर रहे हैं:



अब हायाबुसा -2 में प्रोसेसर पर वापस (हायाबुसा -1 में यह अलग है)। यहां MIPS64 5Kf प्रोसेसर कोर के लिए एक डेटाशीट और एक पृष्ठ है जिसमें एचआर 5000 चिप पर सिस्टम डेटा है । कुछ दिलचस्प बिंदुओं पर ध्यान दें।

सबसे पहले, MIPS 5Kf एक पाइपलाइड प्रोसेसर है। यदि आप इस बात से अपरिचित हैं कि यह कैसे काम करता है, तो एक-दूसरे को जानने का सबसे आसान तरीका डेविड एम। हैरिस और सारा एल। हैरिस की पुस्तक "डिजिटल सर्किटरी एंड कंप्यूटर आर्किटेक्चर" के सातवें अध्याय का अध्ययन करना है, जिसका नवीनतम संस्करण यहाँ या यहाँ डाउनलोड किया जा सकता है ) । MIPS 5Kf में कन्वेयर हैरिस और हैरिस के क्लासिक MIPS कन्वेयर से अलग है। आप में से जो एक्सएंडएक्स पढ़ चुके हैं, वे मतभेदों को देख सकते हैं और अनुमान लगा सकते हैं कि क्यों:



बेशक, MIPS 5Kf में पांच पाइपलाइन चरण नहीं हैं, लेकिन छह, एक अतिरिक्त डिस्पैच चरण के साथ। MIPS 5Kf को अनिवार्य रूप से सुपरस्क्लेयर बनाने के लिए इस चरण की आवश्यकता है। यह न केवल पाइपलाइन में एक के बाद एक ऑपरेशन कर सकता है, बल्कि यह एक पूर्णांक ऑपरेशन को एक साथ पूर्णांक ऑपरेशन या मेमोरी ऑपरेशन (लोडिंग या सेविंग) के साथ भी कर सकता है। स्टेज डिस्पैच एक फ्लोटिंग पॉइंट कोप्रोसेसर लॉन्च करता है जिसकी अपनी सात-चरण पाइपलाइन है:



और यहाँ तस्वीर में दाईं ओर MIPS 5Kf पर डैरेन जोन्स, डैरेन जोन्स, FPU डेवलपर हैं। "5Kf" में "f" अक्षर का अर्थ है कि इसमें एक अस्थायी बिंदु है:



यहां इस प्लेट में आप देख सकते हैं कि एफपीयू में कितने चक्रों को अलग-अलग संचालन की आवश्यकता होती है और कितनी बार (दोहराने की दर) उन्हें पाइपलाइन में चलाया जा सकता है। उदाहरण के लिए, एकल परिशुद्धता गुणन के लिए चार चक्रों की आवश्यकता होती है, लेकिन आप हर चक्र में पाइपलाइन में एक नया गुणन शुरू कर सकते हैं। तो एफपीयू एक साथ प्रत्येक प्रसंस्करण चरण में चार एकल परिशुद्धता गुणा की प्रक्रिया कर सकता है। लेकिन दोहरी परिशुद्धता गुणन के लिए पांच चक्रों की आवश्यकता होती है, और आप इसे केवल चक्र में विराम के साथ शुरू कर सकते हैं। डबल परिशुद्धता के वर्गमूल को लेने के जटिल ऑपरेशन के लिए 32 चक्रों की आवश्यकता होती है, और आप 29 चक्रों के बाद ही वर्गमूल की एक नई शुरुआत कर सकते हैं। यह इस प्रकार है कि जहाज के निर्देशांक की गणना और बाहरी स्थान में इसकी गति सूत्र को अनुकूलित किया गया है:



हायाबुसा -2 MIPS 5Kf कॉन्फ़िगरेशन का उपयोग 32-किलोबाइट निर्देश और डेटा कैश के साथ करता है। उसी समय, यह HR5000 के संक्षिप्त विवरण से स्पष्ट नहीं है कि क्या यह 8 किलोबाइट के चार-चैनल कैश का उपयोग करता है - या 16-किलोबाइट का दो-चैनल कैश। आप पढ़ सकते हैं कि ये कैश एक्सएंडएक्स में और मेरी पुरानी प्रस्तुति में कैश के बारे में कैसे काम करते हैं, साथ ही साथ उपयोगी पुस्तक में देखें डोमिनिक स्वीटमैन द्वारा एमआईपीएस रन लिनक्स 2 डी संस्करण देखें:



हायाबुसा -2 में ट्रांसलेशन लुकसाइड बफर (TLB) के साथ मेमोरी मैनेजमेंट यूनिट (MMU) भी है। TLB आभासी से भौतिक में पते को जल्दी से परिवर्तित करने का एक सार्वभौमिक उपकरण है। TLB आपको इसकी अनुमति देता है:

1. अप्रकाशित कोड से ऑपरेटिंग सिस्टम मेमोरी छुपाएं।

2. उपयोगकर्ता कार्यक्रमों को एक दूसरे से सुरक्षित रखें।

3. वर्चुअल RAM की मात्रा से अधिक वर्चुअल मेमोरी की प्रोग्राम एक्सेस प्रदान करें।

4. वर्चुअल पते की तुलना में बड़ी भौतिक स्मृति उपलब्ध है।

5. कार्यक्रम को भौतिक मेमोरी के किसी भी हिस्से में रखें।

6. कई मेमोरी क्षेत्रों को अनुक्रमिक टुकड़े की तरह देखने की अनुमति देता है।

7. आपको प्रोग्राम के टुकड़ों को बाहरी उपकरण से आवश्यकतानुसार लोड करने की अनुमति देता है।

8. TLB विभिन्न विशेषताओं को पते के साथ भी जोड़ता है: पढ़ना, लिखना और निष्पादित करना, साथ ही साथ कैश और सुसंगतता गुण।

   
   

   • प्रोसेसर को दिखाने के लिए कैश विशेषता की आवश्यकता होती है जहां पता स्थान अगले कैश स्तर के लिए है, और जहां I / O प्रतिरोधों के लिए कैश नहीं किया जा सकता है।

   • एक साथ काम करने के लिए कई प्रोसेसर कोर के लिए सुसंगतता विशेषताओं की आवश्यकता होती है, प्रत्येक अपने स्वयं के प्रथम-स्तरीय कैश के साथ, और साथ में वे एक सामान्य द्वितीय-स्तर कैश का उपयोग करते हैं।

9. टीएलबी एक संकेतक को संग्रहीत कर सकता है जो किसी दिए गए पते के साथ एक पृष्ठ दर्ज किया गया है। यह तब मदद करता है जब सिस्टम पर कम भौतिक मेमोरी वाले स्वैपिंग, लोडिंग / अनलोडिंग मेमोरी पेजों को इसके कोड के सभी टुकड़ों और वर्चुअल पतों के साथ डेटा को संबोधित करने की आवश्यकता होती है।

यह MIPS 5Kf पर 36-बिट भौतिक पते में 64-बिट वर्चुअल पते का अनुवाद कैसे दिखता है। हायाबुसा -2 में 36-बिट भौतिक पते के साथ 64-बिट प्रोसेसर क्यों है? मुझे संदेह है कि हायाबुसा -2 तस्वीरें लेता है और छवियों को संसाधित करना चाहिए, जिसमें बहुत अधिक मेमोरी की आवश्यकता होती है। शायद कुछ एल्गोरिदम के लिए, 64-बिट अंकगणित और 64-बिट कैश एक्सचेंज (या 64-बिट गैर-परिवर्तनीय मेमोरी एक्सचेंज) कुछ सुधार करते हैं, और यह अंतरिक्ष में उपयोगी साबित होता है। लेकिन मैं निश्चित रूप से नहीं जानता, मुझे शायद ज़ेलिनिकॉट और एमारटोलॉजी से पूछना होगा , जो अंतरिक्ष में मेरे बारे में अधिक जानते हैं।



आप टीएलबी के बारे में एक्सएंडएक्स में देख सकते हैं और एमआइपीएस रन देख सकते हैं, लेकिन एक बारीकियां हैं: दोनों पुस्तकों का वर्णन है कि टीएलबी प्रोग्रामर के दृष्टिकोण से कैसा दिखता है। लेकिन हार्डवेयर डेवलपर के दृष्टिकोण से, प्रोसेसर डिजाइनर प्रोग्रामर को टीएलबी को एक सहयोगी अनुवाद तालिका के रूप में दिखाते हुए धोखा दे रहे हैं, इस तथ्य के बावजूद कि वास्तव में टीएल के अंदर तीन टेबल हैं: तीन माइक्रो-टीएलबी निर्देश, माइक्रो-टीएलबी डेटा और एक सामान्य (संयुक्त टीएलबी) हैं। सबसे पहले, मेमोरी प्रबंधन डिवाइस ITLB और DTLB खोजता है, और केवल अगर यह नहीं मिलता है, तो यह JTLB से लेता है। इससे प्रोसेसर पर अतिरिक्त 2 चक्र खर्च होते हैं। टीएलबी पर मेरी पुरानी प्रस्तुति भी देखें:



हयाबुसा -2 में MIPS 5Kf में पहले स्तर के कैश और मेमोरी कंट्रोलर के बीच के इंटरफेस को EB (उच्चारण आईबी) कहा जाता है। यह बाहरी बस के लिए कम है। यह एएचबी और एएक्सआई के समान है, और आपको अनुक्रमिक छोरों में स्थानान्तरण का उपयोग करके, पूरी तरह से मेमोरी से कैश को डंप करने या भरने के लिए अनुमति देता है।





प्रोसेसर कोर के बाहर, HR5000 में एक बाधा नियंत्रक, एक UART मॉड्यूल, एक डायरेक्ट मेमोरी एक्सेस कंट्रोलर, टाइमर और एक PCI प्रोसेसर है:



अंतरिक्ष में काम करने के लिए, चिप को विकिरण से संरक्षित किया जाना चाहिए। मैं विकिरण सुरक्षा का विशेषज्ञ नहीं हूं, इसके लिए हैबे पर एमार्टोलॉजी है, लेकिन मुझे पता है कि इस तरह की सुरक्षा भौतिक उत्पादन तकनीक के स्तर पर, और विभिन्न ईसीसी जांचों के स्तर पर, और यहां तक ​​कि वास्तुकला के स्तर पर, ट्रिपल आदि के साथ की जा सकती है। HR5000 क्रिस्टल सिस्टम के रचनाकारों ने वाणिज्यिक अनुप्रयोगों में अपनाए जाने वाले सामान्य RTL2GDSII मार्ग का उपयोग करने का निर्णय लिया, जो वेरिलॉग हार्डवेयर विवरण भाषा में कोड से तार्किक तत्वों के ग्राफ का संश्लेषण है। हालांकि, इस तरह के एक ग्राफ (नेटलिस्ट) प्राप्त करने के बाद, वे इसे प्रिमिटिव कठोरता-बाय-डिज़ाइन (HBD) की एक विशेष लाइब्रेरी का उपयोग करके संशोधित करते हैं (इसका इस्तेमाल कभी नहीं किया गया, इसलिए टिप्पणियों में कोई भी स्पष्टीकरण स्वागत योग्य है):



चूंकि MIPS 5Kf वेरिलॉग में लिखा गया है, इसलिए इसे न केवल एक नेटलिस्ट में बदल दिया जा सकता है, और न केवल एक कारखाने में एक चिप के निर्माण के लिए एक मुखौटा में, बल्कि एक FPGA कॉन्फ़िगरेशन में भी। दुर्भाग्य से, MIPS 5Kf के स्रोत सार्वजनिक डोमेन में नहीं हैं, लेकिन सार्वजनिक डोमेन में उनके "छोटे भाई" के वंशज का स्रोत कोड है, 32-बिट MIPS 4K प्रोसेसर। इस "वंशज" को MIPS microAptiv UP कहा जाता है, और इसका मूल विन्यास MIPSfpga पैकेज में शामिल है। MIPS 4K / 4KEc / microAptiv UP / M5150 कोड (ये सभी लाइन के प्रगतिशील संस्करण हैं) लैरी, रयान और डैरेन द्वारा भी लिखे गए थे।

आप पाइपलाइन, कैश, मेमोरी मैनेजमेंट डिवाइस और MIPS माइक्रोएप्टिव यूपी कर्नेल के साथ खेल सकते हैं, इसे FPGA / FPGA के साथ सिम्युलेटर या बोर्ड पर चला सकते हैं। ऐसा करने के लिए, बस MIPS ओपन ™ FPGA लैब्स के साथ MIPS ओपन ™ FPGA गेटिंग स्टार्टिंग पैकेज डाउनलोड करें, और (यह महत्वपूर्ण है!) इसे MIPSfpga + के साथ पूरक करें। उत्तरार्द्ध में पाइपलाइन, कैश और मेमोरी मैनेजमेंट डिवाइस के बारे में प्रयोगशालाएं हैं।

आप $ 85 (अकादमिक मूल्य $ 55) के लिए एक सस्ती बोर्ड पर MIPS microAptiv UP प्रोसेसर को संश्लेषित और चला सकते हैं:



MIPSfpga / MIPSfpga + पैकेज के साथ काम करने के लिए, आपको Verilog हार्डवेयर विवरण भाषा, रजिस्टर हस्तांतरण स्तर पर डिजाइन सिद्धांतों और MIPS कोडांतरक में लिखने की क्षमता के ज्ञान की आवश्यकता है।

MIPS कोडांतरक सीखना सबसे आसान है। ऐसा करने के लिए, आप MARS सिम्युलेटर (MIPS असेंबलर और रनटाइम सिम्युलेटर) डाउनलोड कर सकते हैं। आप इसे 5 मिनट में उपयोग करना सीख सकते हैं, वास्तव में, इसमें तीन बटन हैं - इकट्ठा, चलाएं, चरण दर चरण चलाएं:



फिर आप हैरिस और हैरिस और See MIPS रन लिनक्स की पुस्तकों के लिए विधानसभा भाषा में लिखने का अभ्यास कर सकते हैं।

यदि आप सामान्य रूप से और विशेष रूप से उपकरण का वर्णन करने के लिए भाषा में डिजिटल सर्किट के विकास के बारे में बिल्कुल भी कुछ नहीं जानते हैं, तो आप तीन भागों में स्कूली बच्चों के लिए रोशनानोव ऑनलाइन कोर्स के साथ शुरू कर सकते हैं: "ट्रांजिस्टर से माइक्रोक्रेकच्यूट " , "डिजिटल सर्किटरी का तार्किक पक्ष" , "भौतिक पक्ष" डिजिटल सर्किटरी " )। फिर आप एक्सएंडएक्स पर वेरिलॉग का अध्ययन कर सकते हैं और समझ सकते हैं कि सरलीकृत स्कूलएमआईपीएस प्रोसेसर पर एक प्रोसेसर है।

यदि आप इस विषय में रुचि रखते हैं और MIPS ओपन (MIPS microAptiv UP कर्नेल खोला गया था) के ढांचे पर काम में भाग लेना चाहते हैं, तो टिप्पणियों में लिखें। रोस्नोनोवत्सी ने भी 17-19 अप्रैल को डिजिटल डिजाइन पर स्कूली बच्चों के लिए एक सेमिनार आयोजित किया, जिसमें अन्य चीजें शामिल होंगी, यह स्पेस प्रोसेसर। हायाबुसा -2 ने रयुगा को व्यर्थ नहीं किया - यह रूसी स्कूली बच्चों और छात्रों के लिए यह पता लगाने का एक अवसर है कि उसके अंदर क्या है।