UDB। यह क्या है? भाग 7. समय और नियंत्रण मॉड्यूल रीसेट करें

समय और रीसेट प्रबंधन पर आधिकारिक सरू प्रलेखन से अगला अध्याय। जैसा कि इस श्रृंखला के पहले लेख में पहले ही उल्लेख किया गया है, यह मॉड्यूल समय चयन और रिज़ॉल्यूशन प्रदान करता है, साथ ही साथ यूडीबी के भीतर रीसेट का चयन भी करता है। अधिक विवरण - कटौती के तहत।

चक्र की सामान्य सामग्री “UDB। यह क्या है? ”
भाग 1. परिचय। पीएलडी।
भाग 2. दत्तपथ।
भाग 3. दत्तपथ फीफो।
भाग 4. दत्तपथ ALU।
भाग 5. दत्तपथ। उपयोगी छोटी चीजें।
भाग 6. प्रबंधन और स्थिति मॉड्यूल।
भाग 7. समय और नियंत्रण मॉड्यूल रीसेट करें। (वर्तमान लेख)
भाग 8. UDB को संबोधित करते हुए

21.3.4 रीसेट और घड़ी नियंत्रण मॉड्यूल

इस मॉड्यूल का मुख्य कार्य उपलब्ध पीएलडी, डाटापथ और नियंत्रण और स्थिति मॉड्यूल के लिए उपलब्ध वैश्विक घड़ियों या बस घड़ी से घड़ियों का चयन करना है। मॉड्यूल डायनेमिक और सॉफ़्टवेयर UDB ब्लॉक रीसेट का भी समर्थन करता है। जैसा कि चित्र 21-38 में दिखाया गया है, चार घड़ी नियंत्रण इकाइयाँ और एक रीसेट नियंत्रण इकाई है। वैश्विक ट्रेस मैट्रिक्स से फॉरवर्ड करने के लिए चार इनपुट (RC_IN [3: 0]) उपलब्ध हैं। प्रत्येक घड़ी नियंत्रण इकाई इन ट्रेस इनपुट से घड़ी सक्षम इनपुट के लिए एक स्रोत का चयन कर सकती है, और एक मल्टीप्लेक्सर भी है जो आपको बाहरी घड़ी स्रोत के रूप में उपयोग के लिए ट्रेस इनपुट में से एक का चयन करने की अनुमति देता है। जैसा कि आप आंकड़े में देख सकते हैं, बाहरी घड़ी स्रोत की पसंद को सिंक्रनाइज़ किया जा सकता है। प्रत्येक UDB घटक के लिए, चुनने के लिए 10 घड़ियाँ हैं: 8 वैश्विक डिजिटल घड़ियाँ, एक बस घड़ी और एक चयनित बाहरी घड़ी (एक्सट्रीम क्लर्क)। ट्रेस किए गए इनपुट संकेतों (rc_in) में से किसी का उपयोग या तो एक स्तर-संवेदी उत्प्रेरक के रूप में किया जा सकता है या एक धार-संवेदी उत्प्रेरक के रूप में। इस ब्लॉक का रीसेट फ़ंक्शन PLD ब्लॉक और SC काउंटर का एक ट्रेस रीसेट करता है, साथ ही पुनर्संरचना का समर्थन करने के लिए प्रत्येक ब्लॉक को प्रोग्रामेटिक रूप से रीसेट करने की क्षमता प्रदान करता है।

घड़ी और रीसेट कंट्रोल मॉड्यूल पर लागू बस घड़ी सिस्टम बस घड़ी से अलग है। इस सिग्नल को "Bus_clk_app" कहा जाता है और इसे अन्य डिजिटल घड़ी संकेतों की तरह ही लॉक किया जाता है। सिस्टम बस घड़ी का उपयोग केवल इनपुट-आउटपुट संचालन के लिए किया जाता है और प्रत्येक एक्सेस के लिए स्वचालित रूप से अनलॉक किया जाता है। दातपाथ क्लॉक जेनरेटर में तीन घड़ियां उत्पन्न होती हैं: एक डाटापाट के लिए और प्रत्येक फीफो के लिए एक सिग्नल।


चित्र 21-38। घड़ी और नियंत्रण मॉड्यूल रीसेट करें।

21.3.4.1 घड़ी नियंत्रण

चित्र 21-39 समय चयन और संकल्प योजना का एक उदाहरण दिखाता है। प्रत्येक UDB में ऐसी चार योजनाएँ हैं: प्रत्येक PLD ब्लॉक के लिए, एक Datapath के लिए, और एक कंट्रोल और स्टेटस ब्लॉक के लिए। इस सर्किट के मुख्य घटक वैश्विक घड़ी चयन मल्टीप्लेक्स, क्लॉक इन्वर्टर, क्लॉक इनेबल सिग्नल मल्टीप्लेक्सर, क्लॉक इनेबल सिग्नल इन्वर्टर और डिफरेंश डिटेक्शन लॉजिक हैं।


चित्र 21-39। समय का चयन / सक्रियण प्रबंधित करें।

घड़ी का चयन

सभी UDB के लिए आठ वैश्विक डिजिटल घड़ियां हैं। उनमें से किसी का चयन किया जा सकता है। वैश्विक डिजिटल घड़ियों उपयोगकर्ता द्वारा चयनित आवृत्ति डिवाइडर के आउटपुट हैं। मूल के पृष्ठ 109 पर "टाइमिंग सिस्टम" देखें। एक अन्य विकल्प बस घड़ी है, जिसकी प्रणाली में उच्चतम आवृत्ति है। इस सिग्नल को "Bus_clk_app" कहा जाता है और सिस्टम बस घड़ी से अलग से पता लगाया जाता है। इसके अलावा, प्रत्यक्ष घड़ी सिग्नल (उदाहरण के लिए, एसपीआई) के साथ कार्यों का समर्थन करने के लिए, एक बाहरी ट्रेस लाइन को इनपुट घड़ी सिग्नल के रूप में चुना जा सकता है। चूंकि यूडीबी के भीतर आवेदन कार्यों को मनमानी सीमाओं से जोड़ा जाता है, इसलिए प्रत्येक यूडीबी उपसंचालक के लिए एक व्यक्तिगत घड़ी संकेत का चयन करना प्रोग्रामिंग में सटीक ग्रैन्युलैरिटी में योगदान देता है।

घड़ी का उलटा

चयनित घड़ी संकेत उल्टा हो सकता है। यह आधा-चक्र चक्र के साथ वर्गों के अस्तित्व के कारण काम की अधिकतम आवृत्ति को सीमित करेगा। आंतरिक बस रिकॉर्डिंग और आंतरिक रिकॉर्डिंग (उदाहरण के लिए, इसके संचालन के दौरान एक नया काउंटर मूल्य रिकॉर्ड करने वाले प्रोग्राम) का समर्थन नहीं किया जाता है जब आंतरिक घड़ी उल्टा होती है और बस घड़ी के समान आवृत्ति होती है। यह सीमा A0, A1, D0, D1 और साथ ही काउंटर मोड में नियंत्रण रजिस्टर को प्रभावित करती है।

घड़ी सक्षम चयन

घड़ी सक्षम सिग्नल को किसी भी तुल्यकालिक सिग्नल पर भेजा जा सकता है और इस ब्लॉक के लिए उपलब्ध ट्रेस मैट्रिक्स के चार इनपुट में से किसी एक पर चुना जा सकता है।

घड़ी सक्षम उलटा

घड़ी सक्षम संकेत उलटा हो सकता है। इसके कारण, यह संकेत किसी भी ध्रुवता में उत्पन्न हो सकता है।

घड़ी सक्षम मोड

डिफ़ॉल्ट रूप से, घड़ी रिज़ॉल्यूशन मोड बंद है। लक्ष्य इकाई के संचालन को सेट करने के बाद, सॉफ्टवेयर नीचे दिए गए ऑपरेटिंग मोड में से एक को CFGxEN MODE [1: 0] रजिस्टर में सेट कर सकता है, जो चित्र 21-39 में दिखाया गया है।

तालिका 21-23। संकल्प मोड समय।


घड़ी की अनुमति का उपयोग करना

समय की अनुमति के लिए दो सामान्य उपयोग के मामले हैं।

सॉफ़्टवेयर सक्षम (फ़र्मवेयर सक्षम) : यह माना जाता है कि अधिकांश फ़ंक्शनों को फ़ंक्शन शुरू करने और रोकने के लिए सॉफ़्टवेयर घड़ी सक्षम करने की आवश्यकता होती है। चूंकि UDB सरणी से जुड़े फ़ंक्शन की सीमा सशर्त है, इसलिए फ़ंक्शन कई UDB और / या UDB के कुछ हिस्सों को जोड़ सकता है। इसलिए, प्रत्येक फ़ंक्शन को परमाणु रूप से शामिल करने के लिए एक तरीके की आवश्यकता होती है। यह आम तौर पर एक या एक से अधिक घड़ी सक्षम इनपुट के लिए अग्रेषित नियंत्रण रजिस्टर में एक बिट का उपयोग करके कार्यान्वित किया जाता है। यह परिदृश्य उस स्थिति का भी समर्थन करता है जहां अनुप्रयोगों को एक ही समय में कई असंबंधित ब्लॉक चलाने की आवश्यकता होती है।

एमुलेटेड लोकल क्लॉक जेनरेशन : यह सुविधा यूडीबी को स्थानीय क्लॉक जेनरेट करने और सिंक्रोनाइजेशन क्लॉक एक्टिवेशन इम्प्लीमेंटेशन टेम्प्लेट का उपयोग करके अन्य UDBs में वितरित करने की अनुमति देती है, बजाय सीधे प्रत्येक UDB को अलग से देखने के। रिज़ॉल्यूशन को सक्षम करने के लिए पॉजिटिव एज फ़ंक्शन का उपयोग रिज़ॉल्यूशन सिग्नल के ड्यूटी चक्र पर प्रतिबंध को हटाता है।

विशेष फीफो टाइमिंग

फीफो डाटापथ ब्लॉकों में समय की विशेषताएं हैं। डिफ़ॉल्ट रूप से, एफआईएफओ क्लॉकिंग में डाटापथ क्लॉकिंग के समान कॉन्फ़िगरेशन है। हालांकि, फीफो ब्लॉकों में विशेष नियंत्रण बिट्स होते हैं जो घड़ी कॉन्फ़िगरेशन को बदलते हैं:

• प्रत्येक एफआईएफओ घड़ी चयनित डाटापथ घड़ी की ध्रुवीयता के सापेक्ष उलट हो सकती है;
• जब FIFO FAST मोड का चयन किया जाता है, तो बस घड़ी डाटापथ घड़ी की पसंद को बदल देती है जो आमतौर पर FIFO का उपयोग करती है।

21.3.4.2 रीसेट प्रबंधन

दो रीसेट प्रबंधन मोड हैं: विरासत में मिला और मानक। मोड UDB CFG31 के प्रत्येक कॉन्फ़िगरेशन रजिस्टर में ALT RES बिट का उपयोग करके सेट किया गया है। डिफ़ॉल्ट रूप से, बिट मान 0 (विरासत मोड) है; यह अनुशंसा की जाती है कि आप इसे 1 (मानक मोड) का मान प्रदान करें। मानक मोड में ग्रैन्युलैरिटी की एक बड़ी डिग्री है - यूडीबी के अंदर व्यक्तिगत ब्लॉक ट्रेस किए गए फ्लश का उपयोग कर सकते हैं। विरासत मोड की जानकारी के लिए, सरू से संपर्क करें।

PLD रीसेट कंट्रोल

चित्र 21-40 PLD रीसेट सिस्टम दिखाता है।


चित्र 21-40। रीसेट संरचना PLD।

दत्तपथ रीसेट नियंत्रण

चित्र 21-41 डेटापथ रीसेट सिस्टम दिखाता है। ट्रेस किए गए फ्लश सभी डेटापाथ रजिस्टरों और स्टेट्स पर लागू होते हैं, सिवाय डेटा रजिस्टरों D0 और D1 के। डेटा रजिस्टर लगातार रजिस्टर हैं। FIFO की सामग्री को रीसेट के बाद परिभाषित नहीं किया जाता है, क्योंकि यह रैम में स्थित है।


चित्र 21-41। डाटापट रीसेट संरचना।

स्थिति और नियंत्रण रीसेट नियंत्रण
चित्र 21-42 नियंत्रण और स्थिति रीसेट सिस्टम दिखाता है। नियंत्रण / काउंटर और स्थिति रजिस्टर में एक सामान्य ट्रेस रीसेट होता है, हालांकि वे अलग से सक्षम होते हैं। मुखौटा / अवधि ओवरलैप रजिस्टर और सहायक नियंत्रण रजिस्टर को बचाते हैं।


चित्र 21-42। प्रबंधन और स्थिति प्रबंधन रीसेट करें।

21.3.4.3 यूडीबी इनिशियलाइजेशन (पीओआर) पर बिजली

रजिस्टर और राज्य प्रारंभिक

तालिका 21-24। सक्षम होने पर UDB का प्रारंभ

ट्रेस इनिशियलाइज़ेशन

सक्षम होने पर, ट्रेस इनपुट और आउटपुट की स्थिति में निम्नलिखित विशेषताएं हैं:

• सभी UDB आउटपुट जो ट्रेस मैट्रिक्स का प्रत्यक्ष डेटा '0' पर आयोजित किए जाते हैं;
• सभी ड्राइवर ट्रेस से बाहर आते हैं और UDB इनपुट दर्ज करते हैं, शुरू में शून्य किया जाता है।

यह इनिशियलाइज़ेशन ट्रेसिंग के दौरान परस्पर विरोधी अवस्थाओं से बचता है, और प्रारंभिक कॉन्फ़िगरेशन उस क्रम में होता है जिसमें कोई क्रम नहीं होता है।

अंत इस प्रकार है। हम UDB, अर्थात् UDB एड्रेसिंग के बारे में सरू के स्वामित्व वाले दस्तावेज़ के शेष भाग का नवीनतम अनुवाद तैयार कर रहे हैं।