🛫 😮 👨🏽‍⚕️ UDB के लिए विकसित होने पर प्रेरणा के स्रोत ❔ 👨🏽‍🎨 🙏

ठीक है, हम पहले से ही जानते हैं कि आपको UDB प्रोग्राम करने की आवश्यकता है। लेकिन यह पता करने के लिए एक बात है, और काफी सक्षम होना चाहिए। इसलिए, आज हम चर्चा करेंगे कि अपने कौशल को सुधारने के लिए प्रेरणा कहां और कैसे लेनी है, अनुभव प्राप्त करने के लिए कहां। जैसा कि दस्तावेज़ीकरण के अनुवाद से देखा जा सकता है, सूखा ज्ञान है जो हमेशा वास्तविक अभ्यास से बंधा नहीं होता है (मैं एक लंबे समय तक नोट में इस पर ध्यान आकर्षित किया, आखिरी अनुवाद आज तक)। दरअसल, लेख के विचारों के आंकड़ों से पता चलता है कि कम और कम लोग अनुवाद पढ़ते हैं। इस चक्र को बाधित करने का एक प्रस्ताव भी था, क्योंकि यह निर्बाध था, लेकिन केवल दो भाग बने रहे, इसलिए, अंत में, उनकी तैयारी की गति को कम करने का निर्णय लिया गया। सामान्य तौर पर, नियंत्रक के लिए प्रलेखन एक आवश्यक चीज है, लेकिन आत्मनिर्भर नहीं। प्रेरणा कहाँ और कैसे मिलेगी?

सबसे पहले, मैं UDB डाटापाथ्स के साथ उत्कृष्ट दस्तावेज AN82156 डिजाइनिंग पीएसओसी निर्माता घटकों की सिफारिश कर सकता हूं। इसमें आपको विशिष्ट समाधान मिलेंगे, साथ ही कई मानक परियोजनाएं भी होंगी। इसके अलावा, दस्तावेज़ की शुरुआत में, UDB संपादक का उपयोग करके विकास किया जाता है, और अंत में, डेटापथ कॉन्फिग टूल का उपयोग करते हुए, अर्थात दस्तावेज़ विकास के सभी पहलुओं को शामिल करता है। लेकिन दुर्भाग्य से, एक एकल पीएसओसी चिप की कीमत को देखते हुए, मैं कहूंगा कि यदि यह केवल इस दस्तावेज़ में वर्णित मुद्दों को हल कर सकता है, तो नियंत्रक बहुत अधिक है। PWM और मानक सीरियल पोर्ट बिना PSoC के किए जा सकते हैं। सौभाग्य से, PSoC कार्यों की सीमा अधिक व्यापक है। इसलिए, AN82156 को पढ़ने के बाद, हम प्रेरणा के अन्य स्रोतों की तलाश शुरू करते हैं।

अगला उपयोगी स्रोत पीएसओसी क्रिएटर के साथ आने वाले उदाहरण हैं। मैंने पहले ही उन्हें कंपनी प्रलेखन के अनुवाद के कुछ हिस्सों में से एक नोट में संदर्भित किया था (आप यहां देख सकते हैं)। वे लगभग यहां संग्रहीत हैं (डिस्क भिन्न हो सकती है):

E: \ Program Files (x86) \ Cypress \ PSoC Creator \ 4.2 \ PSoC Creator \ psoc \ content \ CyComponentLibrary।

आपको * .v फाइलें, अर्थात, वेरिलॉग ग्रंथ, या * .vhd की तलाश करनी चाहिए, क्योंकि VHDL भाषा के वाक्यविन्यास को थोड़ा और वर्णित करने की आवश्यकता होती है, और इस भाषा में आप कभी-कभी वेरिलॉग पर प्रोग्रामर की आंखों से छिपी दिलचस्प बारीकियों का पता लगा सकते हैं। मुसीबत यह है कि ये उदाहरण नहीं हैं, बल्कि तैयार समाधान हैं। यह अद्भुत है, वे पूरी तरह से बहस कर रहे हैं, लेकिन हम, सरल प्रोग्रामर, सरू प्रोग्रामर्स के साथ अलग-अलग लक्ष्य रखते हैं। हमारा काम कम समय में कुछ सहायक करना है, जिसके बाद हम इसे अपनी परियोजनाओं में उपयोग करना शुरू करते हैं, जो कि हमारे समय का अधिकांश भाग होगा। इसे आदर्श रूप से हमें आज दिए गए कार्यों को हल करना चाहिए, और यदि कल हम उसी कोड को किसी अन्य प्रोजेक्ट में सम्मिलित करना चाहते हैं, जहां सब कुछ थोड़ा अलग होगा, तो कल हम इसे उस स्थिति में समाप्त कर देंगे। सरू डेवलपर्स के लिए, घटक अंतिम उत्पाद है, इसलिए वे उस पर अधिकांश समय बिता सकते हैं। और उन्हें सभी-सभी के लिए प्रदान करना होगा। इसलिए जब मैंने इन ग्रंथों को देखा, तो मुझे दुख हुआ। वे किसी ऐसे व्यक्ति के लिए बहुत जटिल हैं जिन्होंने अभी-अभी यह देखना शुरू किया है कि अपने पहले घटनाक्रम के लिए प्रेरणा कहाँ से ली जाए। लेकिन संदर्भ के रूप में ये ग्रंथ काफी उपयुक्त हैं। कई मूल्यवान डिजाइन हैं जो अपनी चीजों को बनाते समय आवश्यक होते हैं।

इसके अलावा बहुत दिलचस्प कोने हैं। उदाहरण के लिए, अब मैं "बटर ऑइल" की शैली में कहता हूं, मॉडलिंग के लिए मॉडल (बहुत समय पहले, एक कठोर शिक्षक ने मुझे "मॉडलिंग" के अलावा किसी अन्य तरीके से सिमुलेशन का अनुवाद करने से हतोत्साहित किया था)। उन्हें कैटलॉग में पाया जा सकता है।
E: \ Program Files (x86) \ Cypress \ PSoC Creator \ 4.2 \ PSoC Creator \ warp \ lib \ sim।

वेरिलोग पर प्रोग्रामर के लिए सबसे दिलचस्प निर्देशिका है:

E: \ Program Files (x86) \ Cypress \ PSoC Creator \ 4.2 \ PSoC Creator \ warp \ lib \ sim \ presynth \ vlg।

प्रलेखन में घटकों का वर्णन अच्छा है। लेकिन सभी मानक घटकों के लिए व्यवहार मॉडल यहां वर्णित हैं। कभी-कभी यह प्रलेखन से बेहतर होता है (जो भारी भाषा में लिखा जाता है, साथ ही कुछ आवश्यक विवरण छोड़ दिए जाते हैं)। जब इस या उस घटक का व्यवहार स्पष्ट नहीं होता है, तो यह इस निर्देशिका से फ़ाइलों को देखकर इसे ठीक से समझने के प्रयास शुरू करने के लायक है। पहले तो मैंने Google पर खोज करने की कोशिश की, लेकिन बहुत बार मैं पाया मंचों पर केवल तर्क और कोई विवरण नहीं मिला। यहाँ ठीक बारीकियों है।

फिर भी, संदर्भ पुस्तक अद्भुत है, लेकिन पाठ्यपुस्तक की तलाश कहां है, इससे क्या सीखना है? ईमानदारी से, कुछ खास नहीं है। यूडीबी संपादक के लिए कई अच्छे तैयार उदाहरण नहीं हैं। मैं बहुत भाग्यशाली था कि जब मैंने अचानक आरजीबी एलईडी खेलने का फैसला किया, तो मुझे यूडीबी संपादक के तहत एक सुंदर उदाहरण मिला (मैंने इसके बारे में लेख में लिखा था जिसने पूरे चक्र की शुरुआत की थी)। लेकिन अगर आप एक खोज इंजन के साथ बहुत काम करते हैं, तो फिर भी डाटापथ कॉन्फिग टूल के लिए उदाहरण होंगे, यही वजह है कि मैंने पिछला लेख बनाया ताकि हर कोई यह समझ सके कि इस टूल का उपयोग कैसे किया जाए। और एक अद्भुत पृष्ठ जिस पर बहुत सारे उदाहरण एकत्र किए गए हैं, यहां स्थित है ।

इस पृष्ठ पर तृतीय-पक्ष डेवलपर्स द्वारा किए गए विकास हैं, लेकिन सरू द्वारा सत्यापित किया गया है। यही है, बस हमें जो चाहिए: हम तीसरे पक्ष के डेवलपर्स भी हैं, लेकिन हम कुछ ऐसी चीज़ों से सीखना चाहते हैं जो ठीक से सत्यापित हैं। आइए एक उदाहरण देखें जहां मुझे यह पृष्ठ मिला - एक वर्गमूल हार्डवेयर कैलकुलेटर। अंतिम उपयोगकर्ता सर्किट में एक घटक को फेंकते हुए, इसे सिग्नल प्रोसेसिंग पथ में शामिल करते हैं। इस उदाहरण में, हम एक समान कोड का विश्लेषण करने के लिए प्रशिक्षित करेंगे, और फिर हर कोई स्वतंत्र तैराकी शुरू करने में सक्षम होगा। तो, आवश्यक उदाहरण लिंक से डाउनलोड किया जा सकता है।

हम इसकी जांच करते हैं। ऐसे उदाहरण हैं (जो हर कोई स्वतंत्र रूप से विचार करेगा) और \ CJCU_SquareRoot \ Library \ CJCU_SquareRoot.cylib निर्देशिका में स्थित पुस्तकालय हैं।

प्रत्येक प्रकार (पूर्णांक या निश्चित-बिंदु) के लिए और प्रत्येक बिट के लिए, एक समाधान है। इस पर ध्यान दिया जाना चाहिए। UDB संपादक में विकसित होने पर बहुमुखी प्रतिभा अच्छी होती है, लेकिन जब आप देख सकते हैं, तो Datapath एडिट टूल का उपयोग करते हुए, इस तरह से लोगों को पीड़ा दी जाती है। यदि आप इसे सार्वभौमिक रूप से नहीं कर सकते हैं, तो डरें नहीं (लेकिन अगर यह बेहतर काम करता है)।

शीर्ष स्तर (सर्किटरी) पर, मैं नहीं रुकूंगा, हम PSoC के साथ काम नहीं कर रहे हैं, लेकिन UDB के साथ काम कर रहे हैं। आइए मध्यम जटिलता के एक विकल्प को देखें - 16 बिट, लेकिन पूर्णांक। यह निर्देशिका CJCU_B_Isqrt16_v1_0 पर स्थित है।

पहली बात यह है कि फर्मवेयर के संक्रमण ग्राफ का विस्तार करना है। इसके बिना, हमें यह भी अनुमान नहीं है कि किस प्रकार का वर्गमूल एल्गोरिथ्म लागू किया गया है, क्योंकि Google कई मूलभूत रूप से भिन्न एल्गोरिदम का विकल्प प्रदान करता है।

अब तक, कुछ भी स्पष्ट नहीं है, लेकिन यह अनुमानित है। अधिक जानकारी जोड़ने की आवश्यकता है। हम राज्य कोडिंग को देखते हैं। यह हड़ताली है कि वे सामान्य वृद्धिशील बाइनरी कोड में एन्कोडेड नहीं हैं।

मैंने पहले ही अपने लेखों में इस दृष्टिकोण का उल्लेख किया है, लेकिन मैं कभी भी विशिष्ट उदाहरणों में इसका उपयोग नहीं कर पाया। आपको याद दिला दूं कि RAM ALU डायनेमिक कॉन्फ़िगरेशन में केवल तीन पता इनपुट हैं। अर्थात्, ALU आठ में से एक ऑपरेशन कर सकता है। यदि ऑटोमेटन में अधिक राज्य हैं, तो नियम "प्रत्येक राज्य का अपना ऑपरेशन है" असंभव हो जाता है। इसलिए, राज्यों का चयन किया जाता है जिसमें एएलयू के लिए संचालन समान हैं, उनके पास गतिशील कॉन्फ़िगरेशन (आमतौर पर कम-ऑर्डर वाले) के रैम पते पर तीन बिट्स की आपूर्ति होती है, वे एक ही तरीके से एन्कोड किए जाते हैं, और बाकी अलग-अलग तरीकों से। ऐसे सॉलिटेयर को कैसे जोड़ा जाए, यह पहले से ही एक डेवलपर की समस्या है। अध्ययन किए गए कोड के डेवलपर्स ऊपर दिखाए गए अनुसार बिल्कुल मुड़े।

इस जानकारी को ग्राफ़ में जोड़ें, प्लस रंग में समान कार्य करने वाले राज्यों को समान रंगों में रंग दें।

कोई पैटर्न अभी तक प्रकट नहीं हुआ है, लेकिन हम ग्राफ को खोलना जारी रखते हैं। हम डाटापाट एडिट टूल खोलते हैं और हम इसमें पहले से ही लॉजिक का अध्ययन करते हैं।

कृपया ध्यान दें कि हमारे पास एक श्रृंखला में दो डाटापथ ब्लॉक जुड़े हुए हैं। जब हम अपना खुद का कुछ करते हैं, तो हमें इसकी आवश्यकता भी हो सकती है (हालाँकि, डेटापैड एडिट टूल एक श्रृंखला में पहले से लिंक किए गए ब्लॉक बना सकता है, इसलिए यह डरावना नहीं है):

जब ALU के अनुरूप ग्राफ को पढ़ना (और भरना), हम हमेशा निम्नलिखित आकृति के साथ एक दस्तावेज खोलते हैं:

सच है, इस उदाहरण के डेवलपर्स ने हमारी देखभाल की और टिप्पणी क्षेत्रों में भर दी। अब हम उन्हें समझने के लिए उपयोग कर सकते हैं कि किसके लिए कॉन्फ़िगर किया गया है। उसी समय, हम अपने लिए ध्यान दें कि टिप्पणी लिखना हमेशा उन लोगों के लिए उपयोगी होता है जो कोड के साथ, और हमारे लिए, जब छह महीने में हम इसके बारे में भूल जाएंगे।

हम X000 कोड को राज्यों 0 और 12 के अनुरूप देखते हैं:

कमेंट्री से, यह पहले से ही स्पष्ट है कि वहां क्या हो रहा है (रजिस्टर D0 की सामग्री को A0 रजिस्टर करने के लिए कॉपी किया गया है, और D1 की सामग्री को A1 रजिस्टर करने के लिए कॉपी किया गया है। यह जानने के बाद, हम भविष्य के लिए अपने अंतर्ज्ञान को प्रशिक्षित करते हैं और सेटिंग्स फ़ील्ड में एक समान प्रविष्टि पाते हैं:

वहाँ हम देखते हैं कि ALU PASS मोड में चल रहा है, शिफ्ट रजिस्टर भी PASS है , ताकि कोई अन्य क्रिया वास्तव में न हो।

रास्ते के साथ, हम वेरिलोग में पाठ को देखते हैं और देखते हैं कि रजिस्टरों का मान D0 और D1 के बराबर है:

यदि वांछित है, तो दृश्य-> आरंभिक रजिस्टर मानों को चुनकर, डेटापथ कॉन्फिग टूल में देखा जा सकता है:

देखने के लिए, अपने स्वयं के संस्करण को बनाने के लिए सीधे वेरिलॉग कोड का विश्लेषण करना अधिक सुविधाजनक है - संपादक के माध्यम से काम करें ताकि वाक्य रचना को ध्यान में न रखें।

इसी तरह, हम विश्लेषण करते हैं (पहले, टिप्पणियों में झांकते हुए) ALU के अन्य सभी कार्य:

हम नए ज्ञान को ध्यान में रखते हुए ऑटोमेटन के संक्रमण ग्राफ को फिर से करते हैं:

कुछ पहले से ही कम है, लेकिन अब तक मैं इस ग्राफ पर Google द्वारा पाए गए किसी भी एल्गोरिदम को विश्वास में नहीं ले सकता। इसके बजाय, कुछ के बारे में आप विश्वास के साथ कह सकते हैं कि यह उनके लिए नहीं है, लेकिन यहां तक कि विश्वसनीय होने के बावजूद मैं अभी भी आश्वस्त जवाब नहीं दे सकता कि यह उनके लिए है। रजिस्टर FIFO F0 और F1 के सक्रिय उपयोग को भ्रमित करता है। आम तौर पर फ़ाइल में

\ CJCU_SquareRoot \ Library \ CJCU_SquareRoot.cylib \ CJCU_Isqrt_v1_0 \ API \ CJCU_Isqrt.c

यह देखा जा सकता है कि एफ 1 का उपयोग तर्क को पारित करने और परिणाम वापस करने के लिए किया जाता है:

एक ही पाठ:

void `$INSTANCE_NAME`_ComputeIsqrtAsync(uint`$regWidth` square) { /* Set up FIFOs, start the computation. */ CY_SET_REG`$dpWidth`(`$INSTANCE_NAME`_F1, square); CY_SET_REG8(`$INSTANCE_NAME`_CTL, 0x01); } … uint`$resultWidth` `$INSTANCE_NAME`_ReadIsqrtAsync() { /* Read back result. */ return CY_GET_REG`$dpWidth`(`$INSTANCE_NAME`_F1); }

लेकिन एक तर्क और एक परिणाम। और काम के दौरान फीफो को इतने सारे फोन क्यों हैं? और FIFO0 का इससे क्या लेना-देना है? मुझे टुकड़ों में काटें, लेकिन ऐसा लगता है कि लेखकों ने उस मोड का लाभ उठाया जो प्रलेखन के अनुवादों में सामने आया था, जब एक पूर्ण फीफो के बजाय, इस ब्लॉक ने एक एकल रजिस्टर के रूप में कार्य किया। मान लीजिए कि लेखकों ने रजिस्टर सेट का विस्तार करने का फैसला किया। यदि ऐसा है, तो उनकी कार्यप्रणाली हमारे व्यावहारिक कार्यों में हमारे लिए उपयोगी होगी, आइए विवरणों का अध्ययन करें। वास्तव में, प्रलेखन FIFO के साथ काम करने के लिए विभिन्न तरीकों के बारे में बात करता है। आप कर सकते हैं - तो, आप कर सकते हैं - तो, लेकिन आप कर सकते हैं - की तरह। और कोई विवरण नहीं। फिर से हमारे पास सर्वश्रेष्ठ अंतर्राष्ट्रीय प्रथाओं के बारे में जानने का मौका है। FIFO के साथ लेखक क्या करते हैं?

सबसे पहले, ये संकेत कार्य हैं:

  wire f0_load = (state == B_SQRT_STATE_1 || state == B_SQRT_STATE_4); wire f1_load = (state == B_SQRT_STATE_1 || state == B_SQRT_STATE_3 || state == B_SQRT_STATE_9 || state == B_SQRT_STATE_11); wire fifo_dyn = (state == B_SQRT_STATE_0 || state == B_SQRT_STATE_12);

दूसरी बात, यहां डाटापथ का एक संबंध है:

  /* input */ .f0_load(f0_load), /* input */ .f1_load(f1_load), /* input */ .d0_load(1'b0), /* input */ .d1_load(fifo_dyn),

नियंत्रक के विवरण से यह विशेष रूप से स्पष्ट नहीं है कि यह सब क्या है। लेकिन एप्लिकेशन नोट से, मुझे पता चला कि यह सेटिंग हर चीज के लिए दोषी है:

वैसे, इस सेटिंग के कारण, इस ब्लॉक को UDB संपादक का उपयोग करके वर्णित नहीं किया जा सकता है। जब ये नियंत्रण बिट्स चालू स्थिति में होते हैं, तो FIFO विभिन्न स्रोतों और रिसीवरों पर काम कर सकता है। यदि Dx_LOAD एक के बराबर है, तो Fx सिस्टम बस के साथ एक्सचेंज करता है, यदि शून्य है, तो यहां चयनित रजिस्टर के साथ:

यह पता चला है कि F0 हमेशा रजिस्टर A0 के साथ आदान-प्रदान करता है, और F1 12 और 0 राज्यों में - सिस्टम बस के साथ (परिणाम अपलोड करने और तर्क लोड करने के लिए), अन्य राज्यों में - A1 के साथ।
इसके अलावा, वेरिलॉग कोड से, हमें पता चला कि F0 में डेटा 1 और 4 राज्यों में, और F1 में - 1, 3, 9, 11 राज्यों में लोड किया जाएगा।

अर्जित ज्ञान को ग्राफ में जोड़ें। संचालन के अनुक्रम के दौरान भ्रम से बचने के लिए, वेरिलोगोव के तीरों के साथ असाइनमेंट मार्क "ला यूडीबी एडिटर" को बदलने का भी समय था, ताकि यह जोर दिया जा सके कि स्रोत उस सिग्नल का मूल्य है जो ब्लॉक में प्रवेश करने से पहले था।

एल्गोरिथ्म के विश्लेषण के दृष्टिकोण से, सब कुछ पहले से ही स्पष्ट है। हमसे पहले इस तरह के एक एल्गोरिथ्म का संशोधन है:

 uint32_t SquareRoot(uint32_t a_nInput) { uint32_t op = a_nInput; uint32_t res = 0; uint32_t one = 1uL << 30; // The second-to-top bit is set: use 1u << 14 for uint16_t type; use 1uL<<30 for uint32_t type // "one" starts at the highest power of four <= than the argument. while (one > op) { one >>= 2; } while (one != 0) { if (op >= res + one) { op -= res + one; res += one << 1; } res >>= 1; one >>= 2; } return res; }

केवल हमारी प्रणाली के संबंध में यह इस तरह दिखाई देगा:

 uint32_t SquareRoot(uint32_t a_nInput) { uint32_t op = a_nInput; uint32_t res = 0; uint32_t one = 1uL << 14; // The second-to-top bit is set while (one != 0) { if (op >= res + one) { op -= res + one; res += one << 1; } res >>= 1; one >>= 2; } return res; }

स्टेट्स 4 और 10 स्पष्ट रूप से स्ट्रिंग को एनकोड करते हैं:

  res >>= 1;

विभिन्न शाखाओं के लिए।

लाइन है:

  one >>= 2;

यह स्पष्ट रूप से 6 और 7 राज्यों की एक जोड़ी या राज्यों 9 और 7. की एक जोड़ी द्वारा स्पष्ट रूप से एन्कोड किया गया है, अब मैं यह कहना चाहता हूं: "ठीक है, आविष्कारक एक ही लेखक हैं!", लेकिन बहुत जल्द यह स्पष्ट हो जाएगा कि दो शाखाओं के साथ इतनी कठिनाई क्यों है (सी कोड में एक शाखा है! और समाधान)।

राज्य 2 एक सशर्त शाखा को एनकोड करता है। स्टेट 7 एक लूप स्टेटमेंट को एनकोड करता है। चरण 2 में तुलना ऑपरेशन बहुत महंगा है। सामान्य तौर पर, अधिकांश चरणों में, रजिस्टर A0 में चर एक होता है। लेकिन चरण 1 में, चर एक को F0 में उतार दिया जाता है, और इसके बजाय मान res + एक लोड होता है, फिर चरण 2 में तुलना के उद्देश्य के लिए घटाव का प्रदर्शन किया जाता है, और चरण 3 और 8 में, एक का मान बहाल किया जाता है। क्यों, चरण 4 में, A0 को फिर से F0 पर कॉपी किया जाता है, मुझे समझ नहीं आया। शायद यह किसी प्रकार का अशिष्टता है।

यह पता लगाने के लिए रहता है कि कौन है और कौन op है । हम जानते हैं कि स्थिति op और res + one की तुलना करती है। राज्य में 1, A0 ( एक ) और A1 जोड़े जाते हैं। तो वहाँ A1 है। यह पता चला है कि राज्य में 11 A1 भी res है , और यह वह है जो एफ 1 में मिलता है, जिसे फ़ंक्शन के आउटपुट को खिलाया जाता है। राज्य 1 में एफ 1 स्पष्ट रूप से ऑप है । मैं चर के ~~पैंट के~~ रंग भेदभाव को पेश करने का प्रस्ताव करता हूं। हम रेस को लाल के रूप में दर्शाते हैं, हरे रंग के ऑप को, और एक को भूरे रंग के रूप में (काफी विपरीत नहीं है, लेकिन अन्य रंग भी कम विपरीत हैं)।

दरअसल, पूरा सच सामने आया है। हम देखते हैं कि तुलना और गणना के लिए एफ 1 से अस्थायी तौर पर अस्थायी रूप से कैसे परिवर्तन होता है, दोनों में तुलना के लिए एक ही अंतर का उपयोग कैसे किया जाता है (वास्तव में, बिट सी पैदा करते हैं), और सूत्र में भाग लेने के लिए। हम यह भी देखते हैं कि सी एल्गोरिथ्म में खाली स्थान (बायपास) ऑटोमेटन के संक्रमण ग्राफ की एक लंबी शाखा द्वारा एन्कोड किया गया है (इस शाखा में, रजिस्टरों को मुख्य कोड शाखा में होने वाले एक्सचेंज के समान एक्सचेंज किया जाता है)। हम सब कुछ देखते हैं।

एकमात्र सवाल जो मुझे कभी नहीं सताता है कि लेखक एफआईएफओ को सिंगल-बाइट मोड पर कैसे स्विच करता है? दस्तावेज में कहा गया है कि इसके लिए आपको सहायक इकाई में सीएलआर बिट्स को एक इकाई में जमा करने की आवश्यकता है, लेकिन मैं यह नहीं देखता कि एपीआई में ऐसे रिकॉर्ड हैं। शायद कोई इसे समझेगा और टिप्पणियों में लिखेगा।

ठीक है, और अपने स्वयं के कुछ विकसित करने के लिए - अधिग्रहीत कौशल का उपयोग करके, रिवर्स ऑर्डर में।

निष्कर्ष

UDB के आधार पर "फर्मवेयर" विकसित करने के कौशल को विकसित करने के लिए, यह न केवल प्रलेखन को पढ़ने के लिए उपयोगी है, बल्कि लोगों के डिजाइन से प्रेरणा लेने के लिए भी उपयोगी है। PSoC क्रिएटर के साथ आने वाला कोड एक संदर्भ के रूप में उपयोगी हो सकता है, और संकलक के साथ शामिल व्यवहार मॉडल आपको बेहतर समझने में मदद करेगा कि प्रलेखन में क्या मतलब था। लेख तीसरे पक्ष के निर्माताओं से उदाहरणों के एक सेट के लिए एक लिंक भी प्रदान करता है और ऐसे उदाहरणों में से एक को पार्स करने की प्रक्रिया को दर्शाता है।

इस पर, UDB के साथ काम करने पर कॉपीराइट लेखों का चक्र पूरा माना जा सकता है। मुझे खुशी होगी अगर उसने किसी को ज्ञान प्राप्त करने में मदद की जो व्यवहार में उपयोगी है। आगे प्रलेखन के कुछ अनुवाद हैं, लेकिन आंकड़े बताते हैं कि लगभग कोई भी उन्हें नहीं पढ़ता है। वे सफाई से योजना बनाई जाती हैं ताकि विषय को संक्षेप में न छोड़ें।

UDB के लिए विकसित होने पर प्रेरणा के स्रोत

निष्कर्ष

More articles: