Apple IIgs के लिए RAM विस्तार बोर्ड

Apple IIgs कंप्यूटर के लिए प्रस्तावित RAM विस्तार बोर्ड कई 1-मेगाबाइट SIMM मॉड्यूल से NEC uPD424400-70 चिप्स पर आधारित है। इनमें से प्रत्येक माइक्रोचिप 1 एम निबल्स स्टोर करता है और 26-पिन एसओजे टाइप केस में रखा जाता है।

Apple IIgs कंप्यूटर 65C816 प्रोसेसर द्वारा संचालित है - 16-बिट, लेकिन 8-बिट डेटा बस के साथ। विस्तार कार्ड में 4 एमबी रैम है। मेमोरी को चार लाइनों, 1 एमबी प्रत्येक में विभाजित किया गया है। लाइन में 1 एम निबल के दो चिप्स होते हैं, इसलिए कुल आठ चिप्स आवश्यक थे।

कंप्यूटर में रैम विस्तार कार्ड के लिए पहले से ही एक स्लॉट है। यह सभी आवश्यक संकेतों को प्रदर्शित करता है, कंप्यूटर गतिशील रैम के पुनर्जनन का भी ध्यान रखता है। इसलिए, विस्तार कार्ड काफी सरल है। लेखक ने बोर्ड को छोटे आकार का बनाने का फैसला किया, क्योंकि इसके निर्माण की लागत इस पर निर्भर करती है, और GAL22V10 FPGA में सभी तर्क भी डालते हैं।

रैम सिग्नल स्लॉट पर निम्नलिखित संकेत मौजूद हैं:

FRA0-FRA9 - 10-बिट मल्टीप्लेक्स सेल एड्रेस, सीधे डायनेमिक रैम चिप्स के एड्रेस इनपुट पर परोसा जाता है
चार लाइनों में से एक का चयन करने के लिए CROW0, 1 - दो बिट्स
/ CRAS - डायनेमिक रैम की सिग्नल स्ट्रोब एड्रेस लाइन
/ CCAS - डायनेमिक रैम का सिग्नल गेटिंग कॉलम पता
FR / W - रैम में अनुमति लिखें, इस सिग्नल के लिए अतिरिक्त प्रसंस्करण की आवश्यकता है, नीचे देखें
D0-D7 - डेटा बस, रैम चिप्स के इनपुट / आउटपुट लाइनों से सीधे जुड़ा हुआ है
/ CSEL - रैम से पढ़ते समय इस लाइन पर एक तार्किक इकाई दिखाई देती है, इसे उल्टा किया जाना चाहिए और इनपुट / O RAM चिप से फीड किया जाना चाहिए
MSIZE - कंप्यूटर को लाइन का आयतन बताता है: एक - 256 kB, शून्य - 1 MB, यहाँ यह लाइन एक आम तार से जुड़ी है
14M, PH2CLK, A10-A15 - प्रस्तावित बोर्ड में शामिल नहीं हैं

/ CRAS और / CCAS संकेतों को प्रत्येक लाइन के लिए अलग / RAS और / CAS संकेतों को प्राप्त करने के लिए demultiplexed किया जाना चाहिए। इसके लिए, 74F139 चिप उपयुक्त है (इसके बाद यह समझा जाता है कि बोर्ड पर कोई अलग चिप्स नहीं होगा, इसके बजाय एक सामान्य FPGA होगा)।



FR / W सिग्नल को डायनेमिक रैम चिप्स के सीधे / WE इनपुट में फीड नहीं किया जा सकता है, और यही कारण है। एक सामान्य रीड-राइट ऑपरेशन में, / RAS लाइन पहले सक्रिय हो जाती है (जो तार्किक शून्य से मेल खाती है), फिर / CAS लाइन। एक गतिशील रैम पुनर्जनन चक्र के दौरान, इसके विपरीत, / CAS लाइन पहले सक्रिय हो जाती है, फिर / RAS सक्रिय हो जाती है। लेकिन उपयोग किए जाने वाले चिप्स के लिए आवश्यक है कि / RAS लाइन सक्रिय होने से पहले / WE लाइन पर एक इकाई दिखाई दे। और Apple IIgs से आने वाला FR / W सिग्नल इस आवश्यकता को पूरा नहीं करता है। पुनर्जनन चक्र के दौरान एफआर / डब्ल्यू की स्थिति अपरिभाषित है। इसलिए, एक सर्किट की आवश्यकता होती है जो एक पुनर्जनन चक्र का पता लगाता है और एक इकाई को / WE खिलाता है।

पुनर्जनन चक्र की पहचान करने के लिए पहला कदम है। नीचे समय चार्ट है:



लेखक का विचार "पारदर्शी" कुंडी का उपयोग करना है। इसके लिए / CRAS संकेत इनपुट संकेत है, / CCAS कुंडी संकेत है। जब यूनिट / CCAS चालू होता है, तो डिवाइस इनपुट सिग्नल को स्वयं से गुजरता है: इनपुट की स्थिति के बाद आउटपुट की स्थिति बदल जाती है। जब / CCAS एक से शून्य पर जाता है, तो कुंडी इनपुट पर सिग्नल को याद करता है, और अब यह आउटपुट पर नहीं बदलता है। / CRAS पर एक सामान्य रीड / राइट ऑपरेशन में, स्विचिंग / CCAS के एक से शून्य के समय शून्य उपस्थित होता है। और / सीआरएएस पर पुनर्जनन चक्र के दौरान, स्विचिंग / सीसीएएस को शून्य पर भी एक है। फिर, जब / CCAS एक पर वापस जाता है, तो कुंडी फिर से पारदर्शी हो जाती है। यह "तीसरे ग्रह के रहस्य" से एक शानदार फूल याद दिलाता है, जो एक "दर्पण" और एक "कैमरा" दोनों हो सकता है।



सबसे पहले, लेखक ने निम्नलिखित योजना बनाई:



लेकिन GAL22V10 FPGA में इसके स्थानांतरण के लिए, दो आउटपुट पिन की आवश्यकता होती है। इसलिए, योजना को सरल बनाया जाना था। सामान्य ऑपरेशन के दौरान, FR / W सिग्नल वांछित मूल्य लेता है जब तक कि वह क्लिक नहीं करता है, इसलिए यह भी संभव है।



मल्टीप्लेक्सर से "पारदर्शी" कुंडी बनाई जा सकती है, और यह, बदले में, तर्क तत्वों से। योजना इस प्रकार है:



और सरलीकरण के बाद - इस तरह:



यह विकल्प FPGA को हस्तांतरित किया जाता है। संकलन के लिए, लेखक ने WinCUPL का उपयोग किया। यह कार्यक्रम Atmel वेबसाइट पर है। यह कच्चा होता है और लगातार उड़ता है, लेकिन यह पूरी तरह से कार्य के साथ मुकाबला करता है। प्रोग्रामर - प्रतिभाशाली G540।

बोर्ड पर जम्पर एसजे 1 इस तरह से काम करता है। यदि पिन 1 और 2 जुड़े हुए हैं, तो / OE सिग्नल FPGA से होकर गुजरता है। यदि पिन 2 और 3 जुड़े हुए हैं, तो यह एक आम तार से जुड़ा है। लेखक को यकीन नहीं था कि पुनर्जनन चक्र की पहचान के लिए योजना काम करेगी। इसलिए, उन्होंने इस जम्पर को जोड़ा, अगर एफपीजीए कॉन्फ़िगरेशन को फिर से करना पड़ा।

चूंकि यह पता चला है कि सब कुछ काम करता है, आपको पिन को मिलाप करने की आवश्यकता नहीं है, बस टर्मिनलों 1 और 2 को मिलाप की एक बूंद के साथ कनेक्ट करें।

बोर्ड के आकार को कम करने के लिए, लेखक ने प्रत्येक चार रैम चिप्स के लिए एक पावर कैपेसिटर लगाया, और चिप्स को बोर्ड के दोनों किनारों पर रखा।

एसओजे मामलों में माइक्रोचिप्स टांका लगाने के लिए और विशेष रूप से टांका लगाने वाले लोहे के साथ मुश्किल हैं। लेखक एक हेअर ड्रायर का उपयोग करने की सिफारिश करता है।

चिप्स का सही तरीके से विस्तार करें। नीचे की रेखा पर वे उलटे होते हैं। पिन 1 नीचे दिखता है।

छेद के माध्यम से कुछ पैड के बहुत करीब हैं। उन्हें मिलाप के साथ शॉर्ट सर्किट न करें।

और जम्पर के लिए प्लेटफ़ॉर्म 1 और 2, इसके विपरीत, करीब।

कैपेसिटर सी 1 - सी 3 में 0.1 μF, C4 - 10 μF का समाई है।

लेखक ने ओएसएच पार्क में बोर्डों का आदेश दिया। ENIG कोटिंग को लागू किया जाता है - सोना, लेकिन बहुत पतला। खेल के लिए कारतूस उपयुक्त नहीं है - यह जल्दी से मिट जाएगा। और यहां बोर्ड को एक बार स्लॉट में रखा गया था और वहां से अधिक हटाया नहीं गया है।

लेखक एक समान बोर्ड के सर्किट के लिए GGLabs को धन्यवाद देता है , इसने बहुत मदद की, धन्यवाद!

तैयार सर्किट इस तरह निकला:



फाइलें:

FPGA फर्मवेयर GAL22V10 , WinCUPL प्रोग्राम संस्करण 5.30.4 लागू

बोर्ड , ईगल संस्करण 7.1 सॉफ्टवेयर लागू

पीडीएफ की रूपरेखा

जीत गए हैं!