इंटेल C620 सिस्टम लॉजिक आर्किटेक्चर में अतिरिक्त अपलिंक

X86- प्लेटफ़ॉर्म की वास्तुकला में दो धाराएँ उत्पन्न हुईं, परस्पर परस्पर पूरक। एक संस्करण के अनुसार, कंप्यूटिंग और नियंत्रण संसाधनों की एकल चिप में एकीकरण की ओर बढ़ना आवश्यक है। दूसरा दृष्टिकोण जिम्मेदारियों का वितरण है: प्रोसेसर एक उत्पादक बस से सुसज्जित है जो एक परिधीय स्केलेबल पारिस्थितिकी तंत्र बनाता है। यह उच्च-स्तरीय प्लेटफार्मों के लिए इंटेल C620 सिस्टम लॉजिक टोपोलॉजी का आधार बनाता है।

पिछले इंटेल C610 चिपसेट से मूलभूत अंतर पारंपरिक DMI बस के साथ PCIe लिंक के उपयोग के माध्यम से पीसीएच चिप का हिस्सा होने वाले बाह्य उपकरणों के साथ प्रोसेसर के संचार चैनल का विस्तार करना है।



आइए इंटेल लुईसबर्ग दक्षिण पुल के नवाचारों पर करीब से नज़र डालें: क्या विकासवादी और क्रांतिकारी दृष्टिकोण ने प्रोसेसर के साथ संचार में अपनी शक्तियों का विस्तार किया है?

संचार सीपीयू-पीसीएच में विकासवादी परिवर्तन

विकासवादी दृष्टिकोण के भाग के रूप में, सीपीयू और दक्षिण पुल के बीच मुख्य संचार चैनल, जो कि डायरेक्ट मीडिया इंटरफेस (DMI) बस है, ने PCIe x4 Gen3 मोड के लिए 8.0 GT / S के प्रदर्शन के साथ समर्थन प्राप्त किया। इससे पहले, इंटेल C610 PCH में, प्रोसेसर और सिस्टम लॉजिक PCIe x4 Gen 2 मोड में 5.0 GT / S बैंडविड्थ के साथ संचार कर रहे थे।



इंटेल C610 और C620 सिस्टम लॉजिक फ़ंक्शनलिटी की तुलना

ध्यान दें कि यह सबसिस्टम एकीकृत प्रोसेसर PCIe पोर्ट की तुलना में बहुत अधिक रूढ़िवादी है, जो आमतौर पर GPU और NVMe ड्राइव को जोड़ने के लिए उपयोग किया जाता है, जहां PCIe 3.0 का उपयोग लंबे समय से किया गया है और PCI Express Gen4 में संक्रमण की योजना है।

संचार CPU-PCH में क्रांतिकारी परिवर्तन

क्रांतिकारी बदलावों में नए पीसीआई-संचार चैनलों के अतिरिक्त सीपीयू-पीसीएच शामिल हैं, जिन्हें अतिरिक्त अपलिंक कहा जाता है। शारीरिक रूप से, ये PCIe x8 Gen3 और PCIe x16 Gen3 मोड में चलने वाले दो PCI एक्सप्रेस पोर्ट हैं, दोनों में 8.0 / S है।



CPU और Intel C620 PCH के इंटरैक्शन के लिए, 3 बसों का उपयोग किया जाता है: DMI और दो PCI एक्सप्रेस पोर्ट

आपको Intel C620 के साथ मौजूदा संचार टोपोलॉजी को संशोधित करने की आवश्यकता क्यों थी? सबसे पहले, RDMA कार्यक्षमता के साथ 4x 10GbE नेटवर्क नियंत्रकों को PCH के साथ एकीकृत किया जा सकता है। दूसरे, Intel QuickAssist Technology (QAT) कोप्रोसेसरों की एक नई और तेज़ पीढ़ी नेटवर्क ट्रैफ़िक को एन्क्रिप्ट करने और स्टोरेज सबसिस्टम के साथ आदान-प्रदान करने, संपीड़न और एन्क्रिप्शन के लिए हार्डवेयर समर्थन प्रदान करने के लिए जिम्मेदार है। और अंत में, " नवाचार का इंजन " - नवाचार इंजन , जो केवल ओईएम के लिए उपलब्ध होगा।

स्केलेबिलिटी और लचीलापन

एक महत्वपूर्ण संपत्ति वैकल्पिक रूप से न केवल पीसीएच कनेक्शन टोपोलॉजी का चयन करने की क्षमता है, बल्कि केंद्रीय प्रोसेसर (एस) के साथ उच्च गति वाले संचार चैनलों तक पहुंच में चिप के आंतरिक संसाधनों की प्राथमिकताएं भी हैं। इसके अलावा, विशेष ईपीओ (एंडपॉइंट ओनली मोड) मोड में, पीसीएच कनेक्शन एक नियमित पीसीआई एक्सप्रेस डिवाइस की स्थिति में किया जाता है जिसमें 10 GbE और Intel QAT संसाधन होते हैं। इसी समय, क्लासिक DMI इंटरफ़ेस, साथ ही आरेख में काले रंग में दिखाए गए कई लिगेसी सबसिस्टम अक्षम हैं।



इंटेल C620 PCH की आंतरिक वास्तुकला

सैद्धांतिक रूप से, यह सिस्टम में एक से अधिक इंटेल C620 PCH चिप का उपयोग करना संभव बनाता है, प्रदर्शन आवश्यकताओं के अनुसार 10 GbE और Intel QAT की कार्यक्षमता को बढ़ाता है। एक ही समय में, केवल एक प्रति में लीगेसी कार्यों की आवश्यकता होती है जो केवल स्थापित पीसीएच चिप्स में से एक पर सक्षम हो सकते हैं।

इसलिए, डिजाइन में अंतिम शब्द प्लेटफ़ॉर्म डेवलपर का होगा, जो प्रत्येक विशिष्ट उत्पाद की स्थिति के अनुसार तकनीकी और विपणन दोनों कारकों के आधार पर कार्य करेगा।