मुद्रित सर्किट बोर्डों के लिए ट्यूनिंग विअस

चलो vias के डिजाइन के बारे में बात करते हैं - गंभीर इलेक्ट्रॉनिक्स के लिए, उनकी गुणवत्ता बहुत महत्वपूर्ण है। लेख की शुरुआत में, मैंने संकेत की अखंडता को प्रभावित करने वाले कारकों पर प्रकाश डाला, और फिर एकल और अंतर vias के प्रतिबाधा की गणना और ट्यूनिंग के उदाहरण दिखाए।



सभी को मेरा नमस्कार, मेरा नाम व्याचेस्लाव है। मैं 5 साल से प्रिंटेड सर्किट बोर्ड विकसित कर रहा हूं, और इस दौरान मैंने न केवल ट्रेसिंग के लिए कई नियम और सिफारिशें पढ़ीं, बल्कि स्रोत भी ढूंढे और उनके साथ काम किया।

जिन जटिल कंप्यूटिंग प्रणालियों में YADRO विकसित हो रहा है, ट्रांसमीटर से रिसीवर तक पहुंचने के रास्ते में उच्च गति के संकेत महत्वपूर्ण दूरी को कवर करते हैं, कई बोर्डों से गुजरते हैं और दर्जनों इंटरलेयर संक्रमण करते हैं। ऐसी स्थितियों के तहत, प्रत्येक लापरवाही से डिज़ाइन किए गए विअस सिग्नल के क्षरण में एक छोटा सा योगदान करेंगे, और परिणामस्वरूप, इंटरफ़ेस काम नहीं कर सकता है।

संकेत अखंडता

वीआईएएस (इसके बाद पी / ओ, अंग्रेजी के माध्यम से) ट्रांसमिशन लाइन में विषमताएं हैं। अन्य विषमताओं की तरह, वे सिग्नल को खराब करते हैं। यह प्रभाव कम आवृत्तियों पर कमजोर रूप से स्पष्ट होता है, लेकिन बढ़ती आवृत्ति के साथ काफी बढ़ जाता है। अक्सर, डेवलपर्स वीआईएस की संरचना पर बहुत कम ध्यान देते हैं: उन्हें "पड़ोसी" प्रोजेक्ट से कॉपी किया जा सकता है, डेटाशीट से लिया जा सकता है, या सीएडी (डिफ़ॉल्ट सेटिंग) में बिल्कुल भी निर्दिष्ट नहीं किया जा सकता है।

गणना की गई संरचना का उपयोग करने से पहले, यह समझना आवश्यक है कि यह उसी तरह क्यों बनाया गया था? अंधा पुनरावृत्ति केवल नुकसान कर सकती है।

चैनल में संकेत की अखंडता जब विअस से गुजरती है, तो मुख्य रूप से निम्नलिखित कारकों से प्रभावित होती है:

• लहर प्रतिबाधा में परिवर्तन के कारण संकेत प्रतिबिंब;
• आवारा समाई और अधिष्ठापन के कारण संकेत गिरावट;
• आंतरिक परत को संक्रमण के दौरान अर्ध-प्लास्टिक के अप्रयुक्त खिंचाव से प्रतिबिंब (बाद में अंग्रेजी के माध्यम से स्टब के रूप में संदर्भित किया जाता है);
• क्रॉसस्टॉक (अंग्रेजी क्रॉस वार्ता);
• पावर बसों में हस्तक्षेप।

आइए इन प्रभावों और उनके उन्मूलन के तरीकों के कारणों पर अधिक विस्तार से विचार करें।

कारक 1. लहर प्रतिबाधा p / o

एक आदर्श रूप से डिज़ाइन किए गए बोर्ड में, प्रतिबाधा पूरे रास्ते में नहीं बदलती है, जब एक और परत पर स्विच किया जाता है। वास्तव में, यह आमतौर पर कुछ इस तरह दिखता है:


चित्रा 1. एक और परत के संक्रमण पर लहर प्रतिबाधा में परिवर्तन।

बेहतर लहर प्रतिरोधों का मिलान किया जाता है, कम सिग्नल का प्रतिबिंब होगा। इसे कैसे प्रभावित करें?

बोर्ड पर पी / ओ की संरचना पर विचार करें [1]।


चित्रा 2. बोर्ड पर संरचना पी / ओ।


पी / ओ तत्वों को बदलकर, हम संक्रमण के तरंग प्रतिरोध को बदलते हैं। हमारा लक्ष्य परावर्तनों को कम करने के लिए कंडक्टरों की प्रतिबाधा के साथ संक्रमण संरचना के प्रतिबाधा से मेल खाना है। आइए विचार करें कि पी / ओ संरचना के तत्वों को बदलने पर प्रतिबाधा कैसे बदलती है।

कारक 2. सहज प्रेरण और समाई

एक मुद्रित सर्किट बोर्ड पर कंडक्टर एक विस्तृत श्रृंखला में एक लहर प्रतिरोध के साथ बनाया जा सकता है, लेकिन सबसे अधिक बार यह 50 ओम है। एक ओर, यह ऐतिहासिक निरंतरता के कारण है: 50 ओम प्रतिबाधा को चालक लोड स्तर और सिग्नल ऊर्जा हानि के बीच एक समझौता के रूप में समाक्षीय केबलों के लिए मानकीकृत किया गया था। दूसरी ओर, एक 50-ओम कंडक्टर मानक बोर्ड पर बनाना आसान है।

डेवलपर के लिए, यह महत्वपूर्ण है कि तरंग प्रतिरोध का इतना विशिष्ट मूल्य न हो जितना पूरे ट्रांसमिशन लाइन में इसकी गति हो।

तरंग प्रतिबाधा के एक निश्चित मूल्य के साथ एक ट्रांसमिशन लाइन बनाने के लिए, डेवलपर ट्रैक की चौड़ाई और संदर्भ परत की दूरी का चयन करता है, अर्थात। एक निश्चित मान के लिए ट्रांसमिशन लाइन की रैखिक क्षमता और अधिष्ठापन को बदलता है।

पी / ओ में, आगमनात्मक घटक काफी महत्वपूर्ण है। पहले सन्निकटन में, हमें एक उचित ढाँचे के भीतर, आवारा अधिष्ठापन को यथासंभव कम से कम करना चाहिए, और फिर किसी दिए गए समाई को प्राप्त करने के लिए पी / ओ मापदंडों को बदलना चाहिए, और इसलिए प्रतिबाधा।

अर्ध-तरंग की धारिता में अत्यधिक कमी से प्रतिबाधा में स्थानीय वृद्धि होगी और, परिणामस्वरूप, संकेत प्रतिबिंब।

कारक 3. वाया ठूंठ

क्या होता है जब एक संकेत छेद के माध्यम से एक स्टब से गुजरता है?


चित्रा 3. स्टब के साथ संक्रमण छेद, ength तरंग दैर्ध्य पर प्रतिध्वनि।

हमारे उदाहरण में, संकेत शीर्ष परत से ऊपर से नीचे तक प्रचार करता है। आंतरिक सिग्नल परत तक पहुंचने के बाद, सिग्नल को अलग किया जाता है: भाग आंतरिक परत पर पथ के साथ चलता है, और भाग vias को नीचे ले जाना जारी रखता है, फिर यह नीचे की परत से परिलक्षित होता है। प्रतिबिंबित संकेत आंतरिक परत तक पहुंचने के बाद, इसे फिर से अलग किया जाता है, भाग पथ के साथ चलता है, और भाग स्रोत पर लौटता है।

परिलक्षित संकेत मूल के साथ सम्‍मिलित होगा और इसे विकृत करेगा, जिसे आंखों के आरेख पर विंडो को संकीर्ण करने और सम्मिलन हानि (Eng। प्रविष्टि हानि) के स्तर को बढ़ाने में व्यक्त किया जाएगा।

सबसे खराब स्थिति में, टीडी सेगमेंट सिग्नल की तरंग दैर्ध्य के बराबर होगा, फिर परावर्तित संकेत एंटीपेज़ में मूल सिग्नल को ओवरलैप करते हुए, आधे अवधि की देरी के साथ आंतरिक परत पर पथ तक पहुंच जाएगा।

अखंडता का विश्लेषण करते समय, यह 5 Nyquist आवृत्तियों की चौड़ाई के साथ बैंडविड्थ पर विचार करने के लिए अनुशंसित है। एक अच्छा सन्निकटन स्वीकार्य स्टब माना जाएगा, जो 7 हार्मोनिक्स और ऊपर [2] पर प्रतिध्वनि देता है।


चित्रा 4. स्टब्स 0, 0.65, 1.2 मिमी के साथ पी / ओ के लिए सम्मिलन नुकसान के स्तर का ग्राफ।

चित्र 4 में 24 गीगाहर्ट्ज़ की आवृत्तियों पर एक विशाल प्रतिध्वनि दिखाई देती है। हम यह निष्कर्ष निकाल सकते हैं कि यदि हमारा सिग्नल 2-3 GHz की आवृत्ति पर काम करता है, तो हम स्टब को खत्म नहीं कर सकते, क्योंकि 7 हार्मोनिक्स के भीतर "सब कुछ शांत है"।

आप पोलर कैलकुलेटर में स्टब की महत्वपूर्णता का त्वरित मूल्यांकन कर सकते हैं:


चित्र 5. polarinstizers.com से चित्र । 2.5 मिमी की एक स्टब लंबाई 500 पीएस से अधिक के उदय के समय के संकेतों के लिए स्वीकार्य है।

[2] में दिए गए सूत्र थोड़ा और सटीक परिणाम देते हैं। वे पी / ओ ज्यामिति को ध्यान में रखते हैं और जेड अक्ष के साथ ढांकता हुआ के ढांकता हुआ निरंतर के लिए सुधार की गणना करने की अनुमति देते हैं।

आप "बैकड्रिलिंग" ऑपरेशन (अंग्रेज़ी बैकड्रिलिंग) या माइक्रो-ट्रांज़िशन (अंग्रेज़ी अंधा और दफन vias) का उपयोग करके स्टब को समाप्त कर सकते हैं। विकल्प परियोजना की सुविधाओं पर निर्भर करता है। रिवर्स ड्रिलिंग आसान और सस्ता है। एक बड़े व्यास ड्रिल के साथ बोर्ड के निर्माण के बाद, स्टब को पूर्व निर्धारित गहराई तक ड्रिल किया जाता है। डेवलपर को ड्रिलिंग क्षेत्र में टोपोलॉजी के अतिरिक्त इंडेंटेशन को सेट करने के लिए आवश्यक है, और यह निर्माता के लिए डिज़ाइन प्रलेखन में ड्रिलिंग आवश्यकताओं को निर्दिष्ट करने के लिए भी उपलब्ध है। आधुनिक सीएडी सिस्टम इस कार्यक्षमता का समर्थन करते हैं।

माइक्रो-जंक्शन मुख्य रूप से उच्च-घनत्व वाले बोर्डों (अंग्रेजी एचडीआई) के लिए अभिप्रेत हैं, लेकिन कुछ मामलों में उन्हें वापस ड्रिल करने से इनकार करने और बोर्ड पर परतों की संख्या को कम करने की उच्च लागत को समतल करके उपयोग किया जा सकता है। एचडीआई बोर्डों को विकसित करते समय, कुछ बातों का ध्यान रखना चाहिए:

• प्रत्येक नए प्रकार के पेरोल से बोर्ड की लागत बढ़ जाती है;
• लेजर ड्रिलिंग के लिए, विशेष अनुकूलित प्रीपरग का उपयोग किया जाता है, जिसके गुण भिन्न हो सकते हैं;
• अंधा छेद के धातुकरण से आंतरिक परतों पर तांबे की मोटाई बढ़ जाती है।

यह अत्यधिक अनुशंसा की जाती है कि बोर्ड संरचना अग्रिम में निर्माता के साथ सहमत हो।

कारक 4. क्रॉसस्टॉक

क्रॉसस्टॉक - एक लाइन से अगली पंक्ति में अवांछित सिग्नल ट्रांसमिशन। यह स्थानांतरण इसलिए होता है क्योंकि दो निकटवर्ती कंडक्टर में कैपेसिटिव और इंडक्टिव कपलिंग होती है।

सिग्नल कंडक्टर और पी / ओ के क्रॉसस्टॉक की प्रकृति थोड़ी अलग है।
संकेत में n / a में संदर्भ परत नहीं होती है, निकटवर्ती n / a के साथ वापसी धारा प्रवाहित होती है, जिससे एक बड़ा लूप बनता है। एन / में आगमनात्मक घटक के कारण संकेतों का क्रॉसस्टॉक।

क्रॉसस्टॉक को कम करने पर सबसे बड़ा प्रभाव p / o के बीच की दूरी को बढ़ाकर प्राप्त किया जा सकता है। हालांकि, अक्सर टोपोलॉजिस्ट के पास ज्यादा जगह नहीं होती है।

अंतर जोड़ी में पी / ओ का अभिसरण न केवल कब्जे वाले क्षेत्र को कम करता है, बल्कि शोर प्रतिरक्षा [3] पर भी सकारात्मक प्रभाव डालता है।

आसन्न सिग्नल पी / ओ के बीच क्रॉसस्टॉक को कम करने का एक सामान्य तरीका उनके बीच एक परिरक्षण पी / ओ रखना है। इस पद्धति के साथ, लगभग 2 मिमी (चित्रा 6) की वृद्धि में संकेतों का संचालन करना आवश्यक होगा। यदि पर्याप्त जगह नहीं है, तो आप एक शिफ्ट (अंग्रेजी कंपित पैटर्न) के साथ एक छोटे कदम का उपयोग कर सकते हैं, जैसा कि चित्र 7. सिमुलेशन का उपयोग करके, आप शिफ्ट के आदर्श कोण का चयन कर सकते हैं [4]।


चित्र 6. अर्ध-तार के परिरक्षण का उपयोग करके क्रॉसस्टॉक को छोटा करना।


चित्रा 7. एक विकर्ण "बिसात" पारी का उपयोग कर crosstalk को कम करना।

Crosstalk को विदेशी तरीकों से भी कम किया जा सकता है, उदाहरण के लिए, एक लंबे ठूंठ द्वारा (आगमनात्मक-कैपेसिटिव बैलेंस p / o के विस्थापन के कारण) [5]। साथ ही, माइक्रोकिरिट [6] के आवास को डिजाइन करने के चरण में हस्तक्षेप को कम किया जा सकता है।

कारक 5. पावर बस व्यवधान

आसन्न सिग्नल सर्किट के अलावा, आंतरिक परतों से हस्तक्षेप से सिग्नल की गुणवत्ता प्रभावित हो सकती है।

खाद्य परीक्षण स्थलों के माध्यम से बड़ी धाराएं बह सकती हैं। बहुभुज के किनारों पर अधिष्ठापन में वृद्धि के कारण, बहने वाली धाराएं कटआउट सहित बहुभुज की सभी सीमाओं के साथ किनारे क्षेत्र (इंग्लिश फ्रिंजिंग फील्ड) बनाती हैं। एज फील्ड अंतरिक्ष में इलेक्ट्रोमैग्नेटिक रेडिएशन (एज-फेयर एमिशन उत्सर्जन) का स्रोत हैं। विद्युत चुम्बकीय विकिरण के उत्सर्जन को कम करने के लिए, 20H नियम (चित्र 8) लागू किया जाता है, जिसमें भूमि क्षेत्र के संबंध में बिजली आपूर्ति क्षेत्र को संकीर्ण करना शामिल है।


चित्रा 8. एज फ़ील्ड और 20 एच नियम।

पी / ओ को हस्तक्षेप से बचाने के लिए, यदि संभव हो तो, भोजन सीमाओं पर एंटीपैड को बढ़ाने के लिए आवश्यक है। पी / ओ के लिए 20 एच नियम प्रदान करना मुश्किल है, और अनावश्यक रूप से, लगभग 2 मिमी के व्यास के साथ एक विरोधी ड्रॉप आमतौर पर अनुशंसित है (चित्र 9)।


चित्रा 9. खाद्य परतों पर एंटी-ड्रॉप बढ़ाया

एकल वायस प्रतिबाधा गणना

प्रतिबाधा पर पी / ओ तत्वों के प्रभाव के बारे में ज्ञान के आधार पर, हम अपने आदर्श पी / ओ को डिजाइन कर सकते हैं। एक महान शुरुआत कैलकुलेटर में प्रतिबाधा की गणना करना है।

पीसीबी डिज़ाइन इंजीनियर जैसे सैटर्न पीसीबी डिज़ाइन टूलकिट और पोलर इंस्ट्रूमेंट्स Si9000e जैसे कैलकुलेटर। वे दोनों आपको एकल पी / ओ के प्रतिबाधा की शीघ्र गणना करने की अनुमति देते हैं।

इन कैलकुलेटरों में प्राप्त परिणाम एक दूसरे से बहुत अलग हैं। यह इस तथ्य के कारण है कि इन उपकरणों का एक अलग दृष्टिकोण है।

ध्रुवीय दो-आयामी विमान में प्रतिबाधा की गणना करता है, जहां विद्युत आपूर्ति लाइन बिजली की सीमा को पार करती है। गणना सूत्र नहीं दिए गए हैं। यह प्रायोगिक रूप से स्थापित किया गया था कि गणना समाक्षीय केबल के प्रतिबाधा सूत्र के अनुसार की जाती है:

$$

$$z_0 = \ frac {138 \ frac {AP} {VP}} {\ sqrt {Er1}}$$

चित्र 10। polarinstizers.com से चित्र

चित्रण मानक की तुलना में ढांकता हुआ स्थिर एआर 1 के बजाय कम मूल्य दिखाता है। यह ढांकता हुआ संरचना की विषमता के कारण है: इसमें राल (ईआर 3.2) और फाइबर ग्लास फिलामेंट्स (एर 6.1) शामिल हैं, और इसलिए औसत 4.1 के बारे में ढांकता हुआ स्थिरांक है। यह मान काफी स्थानीय रूप से भिन्न हो सकता है। इसलिए, राल उपसतह के पास रहता है, इसलिए, ढांकता हुआ निरंतर नीचे की ओर पुनर्गणना करता है [7]।

शनि पीसीबी सूत्र द्वारा प्रतिबाधा की गणना करता है:

$$

$$z_0 = \ sqrt {\ frac {ViaInductance} {ViaCapacitance * 0.001}}$$

जब पी / ओ की लंबाई बदलती है, तो अधिष्ठापन और समाई मूल्यों में असमान रूप से परिवर्तन होता है, प्रतिबाधा बदलती है। ठीक उसी पी / ओ लंबाई 1.6 मिमी की प्रतिबाधा, शनि पीसीबी 128 ओम के रूप में गणना करता है! (चित्र 11)


चित्रा 11. सैटर्न पीसीबी डिज़ाइन टूलकिट में सॉफ्टवेयर की गणना।

सवाल तुरंत उठता है: किस पर विश्वास करें?

हम विद्युत चुम्बकीय क्षेत्र (अंग्रेजी 3 डी सॉल्वर) के तीन-आयामी सॉल्वर में अनुकरण करते हैं कि यह 8-परत बोर्ड 1.6 मिमी मोटी (चित्र 12) पर कैसे दिखेगा


चित्रा 12. वापसी की वर्तमान के लिए एक छेद के साथ परतों के बीच संक्रमण की संरचना।

हमारे मामले में, प्रतिबाधा लगभग 70 ओम है। रिटर्न पी / ओ का अनुमान लगाकर, आप एक और 5 ओम की कमी प्राप्त कर सकते हैं। एंटीपैड के आकार के साथ "खेला" होने से, आप प्रतिबाधा को लक्ष्य मान (चित्र 13) में काफी हद तक समायोजित कर सकते हैं।


चित्रा 13. समय आरेख पर आधा-लहर के साथ सर्किट का प्रतिबाधा।

आवृत्ति डोमेन में, "सबसे अच्छा" पैरामीटर इनपुट (चित्रा 14) से प्रतिबिंब गुणांक के कम मूल्य में व्यक्त किया जाता है।


चित्रा 14. आवृत्ति डोमेन में एकल पी / ओ के पैरामीटर।

गणना ध्रुवीय परिणाम के करीब थी। शायद, शनि पीसीबी में पर्याप्त परिणाम प्राप्त करने के लिए, सुधार की आवश्यकता होती है। अगर किसी को शनि में प्रतिबाधा की गणना करने का सकारात्मक अनुभव है, तो टिप्पणियों में साझा करें!

विभेदक विअस प्रतिबाधा गणना

अंतर p / o की गणना एकल के समान है, सिवाय इसके कि अब हमारे पास कैलकुलेटर नहीं है: उपरोक्त उपकरण अंतर p / o पर विचार नहीं करते हैं। इसके अलावा, अब हम अंतर में p / o चरण को भी बदल सकते हैं। जोड़ी।

समान संरचना लें: एक 8-परत बोर्ड 1.6 मिमी मोटी। सॉफ्टवेयर के 9 विन्यासों पर विचार करें (चित्र 15)।

पहले 3 पी / ओ में 0.125 मिमी के अंतराल होते हैं और केवल वापसी के लिए छेद के स्थान में भिन्न होते हैं। 4 पी के साथ सभी पी / ओ में 1 मिमी की पिच होती है। 6 से पी / ओ में एक वृद्धि हुई एंटी-ड्रॉप (0.250 मिमी) होती है और रिटर्न करंट के लिए छेदों के इंडेंटेशन द्वारा प्रतिष्ठित होता है।


चित्रा 15. विअस।

प्रतिबाधा ग्राफ (चित्र 16) पर विचार करें।


चित्र 16. समय डोमेन में प्रतिबाधा p / o।

ग्राफ पर, "कूबड़" स्पष्ट रूप से दिखाई देता है, जो अर्ध-खोल के ऊर्ध्वाधर खंड से मेल खाता है - "ग्लास" (अंग्रेजी वाया बैरल)।

प्रतिबिंब गुणांक VIA1-3 (चित्र 17) की आवृत्ति निर्भरता की जांच करने के बाद, हम देखते हैं कि 6 गीगाहर्ट्ज की लक्ष्य आवृत्ति में अच्छे प्रदर्शन के बावजूद, कम आवृत्तियों पर अनुनाद होता है। यह7-9 के माध्यम से सुधार करना बेहतर होता है, और यदि यह काम नहीं करता है, तो ग्राफ़ में दाईं ओर शिफ्ट होने के कारण "कूबड़" को कम करने के लिए 4-4 से।


चित्र 17. इनपुट p / o से परावर्तन गुणांक।

0.125 मिमी अंतराल पाने के लिए VIA9 में एंटी-ड्रॉप को कम करें। VIA4 के लिए, हम p / o चरण को 0.75 मिमी तक कम करते हैं और प्राप्त परिणाम (चित्र 18) पर विचार करते हैं।


चित्रा 18. संशोधित पी / ओ के प्रतिबाधा की तुलना।

आवृत्ति डोमेन में, इनपुट से दाईं ओर प्रतिबिंब गुणांक ग्राफ की एक शिफ्ट दिखाई देती है (चित्र 19)।


चित्रा 19. संशोधित सॉफ्टवेयर के प्रतिबिंब गुणांक की तुलना।

अंतिम सिफारिशें

मुद्रित सर्किट बोर्डों में विअस एक जटिल और विषम संरचना है। मापदंडों की सही गणना के लिए, महंगी 3 डी सॉल्वर, दक्षताओं और महत्वपूर्ण समय लागतों की आवश्यकता होती है।

यदि अन्य परतों के लिए महत्वपूर्ण संकेतों के संक्रमण से बचने के लिए संभव नहीं है, तो संकेतों की अखंडता पर परिणामी असमानताओं के प्रभाव की डिग्री का आकलन करना सबसे पहले आवश्यक है। यदि विषमता विद्युत रूप से कम है (विलंब समय सामने के 1/6 से कम है), तो स्टब पासबैंड के बाहर आवृत्तियों पर प्रतिध्वनित होता है - अनुकूलन पर समय और धन बर्बाद करने का कोई मतलब नहीं है।

पहले सन्निकटन में, डेटशीट या पिछले बोर्डों से तैयार संरचनाओं का उपयोग करना सुविधाजनक है, लेकिन वर्तमान परियोजना की विशेषताओं के बारे में याद रखें।

कैलकुलेटर आपको सॉफ़्टवेयर के मापदंडों का त्वरित मूल्यांकन करने की अनुमति देते हैं, लेकिन वे अत्यधिक सरलीकृत मॉडल का उपयोग करते हैं जो परिणाम को नकारात्मक रूप से प्रभावित करते हैं।