प्रोसेसर कैसे डिज़ाइन और निर्मित होते हैं: कंप्यूटर आर्किटेक्चर की मूल बातें

हम केंद्रीय प्रोसेसर को कंप्यूटर के "मस्तिष्क" के रूप में देखते हैं, लेकिन इसका वास्तव में क्या मतलब है? बिलियन ट्रांजिस्टर के अंदर वास्तव में क्या होता है जो कंप्यूटर का काम करता है? चार लेखों की हमारी नई मिनी-श्रृंखला में, हम कंप्यूटर उपकरणों की वास्तुकला बनाने की प्रक्रिया पर विचार करेंगे और इसके संचालन के सिद्धांतों के बारे में बात करेंगे।

इस श्रृंखला में हम कंप्यूटर वास्तुकला, प्रोसेसर बोर्ड के डिजाइन, वीएलएसआई (बहुत बड़े पैमाने पर एकीकरण), चिप निर्माण और कंप्यूटर प्रौद्योगिकी के क्षेत्र में भविष्य के रुझानों के बारे में बात करेंगे। यदि आप प्रोसेसर के विवरण को समझने में रुचि रखते हैं, तो लेखों की इस श्रृंखला के साथ अध्ययन शुरू करना बेहतर है।

हम प्रोसेसर क्या करते हैं और बिल्डिंग ब्लॉक एक कामकाजी संरचना में कैसे जुड़ते हैं, इसकी बहुत उच्च-स्तरीय व्याख्या के साथ शुरुआत करेंगे। विशेष रूप से, हम प्रोसेसर कोर, मेमोरी पदानुक्रम, शाखा भविष्यवाणी और बहुत कुछ पर विचार करेंगे। सबसे पहले, हमें सीपीयू क्या करता है, इसकी एक सरल परिभाषा देने की आवश्यकता है। सबसे सरल स्पष्टीकरण: प्रोसेसर आने वाले डेटा पर एक निश्चित ऑपरेशन करने के लिए निर्देशों के एक सेट का अनुसरण करता है। उदाहरण के लिए, इसे मेमोरी से मान पढ़ा जा सकता है, फिर इसे दूसरे मूल्य में जोड़ा जा सकता है, और अंत में एक अलग पते पर मेमोरी को परिणाम बचा सकता है। यह कुछ अधिक जटिल हो सकता है, उदाहरण के लिए, दो संख्याओं का विभाजन, यदि पिछली गणना का परिणाम शून्य से अधिक है।

प्रोग्राम, जैसे एक ऑपरेटिंग सिस्टम या एक गेम, स्वयं निर्देशों का अनुक्रम है जो सीपीयू को निष्पादित करना चाहिए। इन निर्देशों को मेमोरी से लोड किया जाता है और प्रोग्राम समाप्त होने तक एक के बाद एक सरल प्रोसेसर में निष्पादित किया जाता है। सॉफ़्टवेयर डेवलपर उच्च स्तरीय भाषाओं में प्रोग्राम लिखते हैं, जैसे C ++ या पायथन, लेकिन प्रोसेसर उन्हें समझ नहीं सकता है। वह केवल लोगों और शून्य को समझता है, इसलिए हमें किसी तरह इस प्रारूप में कोड का प्रतिनिधित्व करने की आवश्यकता है।


प्रोग्राम को निम्न-स्तरीय निर्देशों के एक समूह में संकलित किया जाता है , जिसे असेंबली लैंग्वेज कहा जाता है , जो इंस्ट्रक्शन सेट आर्किटेक्चर (ISA) का हिस्सा है। यह निर्देशों का एक सेट है जिसे सीपीयू को समझना और निष्पादित करना होगा। सबसे आम ISAs में से कुछ x86, MIPS, ARM, RISC-V और PowerPC हैं। उसी तरह से C ++ में फंक्शन लिखने का सिंटैक्स उस फ़ंक्शन से अलग होता है जो पाइथन में एक ही एक्शन करता है, प्रत्येक ISA का अपना अलग सिंटैक्स होता है।

इन आईएसए को दो मुख्य श्रेणियों में विभाजित किया जा सकता है: निश्चित और परिवर्तनीय लंबाई। ISA RISC-V निश्चित लंबाई के निर्देशों का उपयोग करता है, जिसका अर्थ है कि प्रत्येक निर्देश में बिट्स की एक पूर्व निर्धारित संख्या यह निर्धारित करती है कि निर्देश किस प्रकार का है। X86 में, सब कुछ अलग है, यह चर-लंबाई निर्देशों का उपयोग करता है। X86 में, निर्देशों को अलग-अलग तरीकों से अलग-अलग हिस्सों के लिए बिट्स की अलग-अलग तरीकों से एन्कोड किया जा सकता है। इस जटिलता के कारण, x86 प्रोसेसर पर निर्देश डिकोडर आमतौर पर पूरे डिवाइस का सबसे जटिल हिस्सा होता है।

स्थिर-लंबाई निर्देश एक स्थिर संरचना के कारण सरल डिकोडिंग प्रदान करते हैं, लेकिन आईएसए द्वारा समर्थित निर्देशों की कुल संख्या को सीमित कर सकते हैं। जबकि RISC-V आर्किटेक्चर के लोकप्रिय संस्करणों में लगभग 100 निर्देश हैं और ये सभी खुले स्रोत हैं, x86 आर्किटेक्चर मालिकाना है और किसी को नहीं पता कि इसमें कितने निर्देश हैं। आमतौर पर यह माना जाता है कि कई हजार x86 निर्देश हैं, लेकिन कोई भी सटीक संख्या प्रकाशित नहीं करता है। आईएसएएस के बीच मतभेदों के बावजूद, वास्तव में उन सभी की मूल कार्यक्षमता समान है।


कुछ RISC-V निर्देशों का एक उदाहरण। दाईं ओर का ओपकोड 7 बिट लंबा है और निर्देश के प्रकार को निर्धारित करता है। इसके अलावा, प्रत्येक निर्देश में बिट्स होते हैं जो उपयोग किए गए रजिस्टरों और निष्पादित कार्यों को परिभाषित करते हैं। इसलिए कोडांतरक निर्देशों को बाइनरी कोड में तोड़ा जाता है ताकि प्रोसेसर इसे समझ सके।

अब हम कंप्यूटर को चालू करने और कार्यक्रमों को निष्पादित करने के लिए तैयार हैं। निर्देश के निष्पादन में कई बुनियादी भाग होते हैं, जो प्रोसेसर के कई चरणों में विभाजित होते हैं।

पहला चरण मेमोरी से प्रोसेसर तक निर्देशों का हस्तांतरण निष्पादन शुरू करने के लिए है। दूसरे चरण में, निर्देश को डिकोड किया जाता है ताकि सीपीयू समझ सके कि यह किस प्रकार का निर्देश है। अंकगणितीय निर्देश, शाखा निर्देश और स्मृति निर्देश सहित कई प्रकार हैं। सीपीयू यह पता लगाने के बाद कि किस प्रकार का निर्देश निष्पादित कर रहा है, निर्देश के लिए संचालन मेमोरी या आंतरिक सीपीयू रजिस्टरों से लिया जाता है। यदि आप संख्या A और संख्या B को जोड़ना चाहते हैं, तो आप तब तक नहीं जोड़ सकते जब तक आप A और B के मूल्यों को नहीं जान लेते। अधिकांश आधुनिक प्रोसेसर 64-बिट हैं, अर्थात प्रत्येक डेटा मान का आकार 64 बिट्स है।


64 बिट्स प्रोसेसर रजिस्टर, डेटा चैनल और / या मेमोरी एड्रेस की चौड़ाई है। सामान्य उपयोगकर्ताओं के लिए, इसका मतलब है कि एक समय में कंप्यूटर कितनी जानकारी को संसाधित कर सकता है, और यह एक 32-बिट प्रोसेसर - एक युवा वास्तुकला रिश्तेदार के साथ तुलना में सबसे अच्छा समझा जाता है। 64-बिट आर्किटेक्चर एक बार में सूचना के कई बिट्स (64 बिट्स बनाम 32) के रूप में दो बार प्रक्रिया कर सकता है।

निर्देश के लिए ऑपरेंड प्राप्त करने के बाद, प्रोसेसर उन्हें निष्पादन चरण में स्थानांतरित करता है, जहां ऑपरेशन आने वाले डेटा पर किया जाता है। यह संख्याओं को जोड़ सकता है, संख्याओं के साथ तार्किक जोड़तोड़ कर सकता है, या बस उन्हें बदलने के बिना संख्याओं को पारित कर सकता है। परिणाम की गणना करने के बाद, इसे संग्रहीत करने के लिए मेमोरी एक्सेस की आवश्यकता हो सकती है, या प्रोसेसर केवल इसके आंतरिक रजिस्टरों में मूल्य को स्टोर कर सकता है। परिणाम को सहेजने के बाद, सीपीयू विभिन्न तत्वों की स्थिति को अपडेट करता है और अगले निर्देश पर आगे बढ़ता है।

यह स्पष्टीकरण, ज़ाहिर है, बहुत सरल है, और अधिकांश आधुनिक प्रोसेसर दक्षता बढ़ाने के लिए इन कई चरणों को 20 या उससे भी अधिक छोटे चरणों में विभाजित करते हैं। इसका मतलब यह है कि हालांकि प्रोसेसर प्रत्येक चक्र में कई निर्देशों के साथ शुरू और समाप्त होता है, लेकिन शुरू से अंत तक एक निर्देश को निष्पादित करने में 20 या अधिक चक्र लग सकते हैं। इस तरह के मॉडल को आमतौर पर एक पाइपलाइन ("पाइपलाइन" कहा जाता है, आमतौर पर रूसी में "कन्वेयर" के रूप में अनुवाद किया जाता है), क्योंकि पाइपलाइन को तरल के साथ भरने और इसे पूरा करने में समय लगता है, लेकिन प्रवाह भरने के बाद (डेटा आउटपुट) स्थिर होगा।


4-चरण कन्वेयर का एक उदाहरण। बहु-रंगीन आयतें निर्देश दर्शाती हैं जो एक दूसरे से स्वतंत्र हैं।

पूरा चक्र जिस निर्देश से गुजरता है वह बहुत सावधानी से समन्वित प्रक्रिया है, लेकिन सभी निर्देश एक ही समय में पूरे नहीं किए जा सकते हैं। उदाहरण के लिए, इसके अलावा बहुत तेज है, और मेमोरी से विभाजन या लोडिंग हजारों चक्र ले सकता है। एक धीमी निर्देश के पूरा होने तक पूरे प्रोसेसर को रोकने के बजाय, अधिकांश आधुनिक प्रोसेसर क्रम में बदलाव के साथ उन्हें निष्पादित करते हैं। यही है, वे निर्धारित करते हैं कि कौन से निर्देश इस समय निष्पादित करने के लिए सबसे अधिक फायदेमंद है और अन्य निर्देशों को बफर करें जो अभी तक तैयार नहीं हैं। यदि वर्तमान निर्देश अभी तैयार नहीं है, तो प्रोसेसर कोड में आगे कूद सकता है यह देखने के लिए कि क्या कुछ और तैयार है।

परिवर्तनों के अनुक्रम के साथ निष्पादित करने के अलावा, आधुनिक प्रोसेसर सुपरस्क्लेर आर्किटेक्चर नामक एक तकनीक का उपयोग करते हैं। इसका मतलब है कि किसी भी समय, प्रोसेसर एक साथ पाइपलाइन के प्रत्येक चरण में बहुत सारे निर्देशों को निष्पादित करता है। वह अपने निष्पादन को शुरू करने के लिए सैकड़ों अधिक की अपेक्षा कर सकता है, और प्रोसेसर के अंदर एक साथ कई निर्देशों को निष्पादित करने में सक्षम होने के लिए, पाइपलाइन के प्रत्येक चरण की कई प्रतियां हैं। यदि प्रोसेसर देखता है कि दो निर्देश निष्पादन के लिए तैयार हैं, और उनके बीच कोई निर्भरता नहीं है, तो यह तब तक इंतजार नहीं करता है जब तक कि वे अलग से पूरा नहीं होते हैं, लेकिन उन्हें एक साथ निष्पादित करता है। इस वास्तुकला के एक लोकप्रिय कार्यान्वयन को सिमुल्टिन मल्टीथ्रेडिंग (एसएमटी) कहा जाता है और इसे हाइपर-थ्रेडिंग के रूप में भी जाना जाता है। इंटेल और एएमडी प्रोसेसर अब दो तरफा एसएमटी का समर्थन करते हैं, जबकि आईबीएम ने चिप्स विकसित किए हैं जो आठ एसएमटी तक समर्थन करते हैं।


इस सावधानीपूर्वक समन्वित निष्पादन को पूरा करने के लिए, प्रोसेसर, बेस कोर के अलावा, कई अतिरिक्त तत्व हैं। प्रोसेसर में सैकड़ों अलग-अलग मॉड्यूल हैं, जिनमें से प्रत्येक का एक विशिष्ट कार्य है, लेकिन हम केवल मूल बातों पर विचार करेंगे। सबसे महत्वपूर्ण और लाभदायक कैश और संक्रमण के पूर्वसूचक हैं। अन्य अतिरिक्त संरचनाएं हैं जिन पर हम विचार नहीं करेंगे: बफ़र्स को पुन: व्यवस्थित करना, नाम बदलना तालिकाओं और बैकअप स्टेशनों को पंजीकृत करना।

कैश की आवश्यकता कभी-कभी भ्रामक हो सकती है, क्योंकि वे डेटा स्टोर करते हैं, जैसे रैम या एसएसडी। लेकिन कैश लेटेंसी और एक्सेस स्पीड में भिन्न होते हैं। भले ही रैम मेमोरी बेहद तेज हो, लेकिन सीपीयू की जरूरत की तुलना में यह बहुत कम है। रैम डेटा के हस्तांतरण के साथ प्रतिक्रिया देने के लिए सैकड़ों चक्रों की आवश्यकता हो सकती है, और प्रोसेसर के पास इस समय कुछ नहीं होगा। और अगर रैम में कोई डेटा नहीं है, तो एसएसडी से उन तक पहुंचने के लिए दसियों हजार चक्र लग सकते हैं। कैश के बिना, प्रोसेसर लगातार बंद हो जाएगा।

प्रोसेसर में आमतौर पर तीन कैश स्तर होते हैं जो तथाकथित मेमोरी पदानुक्रम बनाते हैं । L1 कैश सबसे छोटा और सबसे तेज़ है, L2 मध्य में है, और L3 सभी कैश में सबसे बड़ा और सबसे धीमा है। पदानुक्रम में कैश के ऊपर छोटे रजिस्टर होते हैं जो गणना के दौरान केवल डेटा मान संग्रहीत करते हैं। परिमाण के क्रम में, ये रजिस्टर सिस्टम में सबसे तेज स्टोरेज डिवाइस हैं। जब कंपाइलर उच्च-स्तरीय प्रोग्राम को असेंबली भाषा में परिवर्तित करता है, तो यह इन रजिस्टरों का उपयोग करने का सबसे अच्छा तरीका निर्धारित करता है।

जब CPU मेमोरी से डेटा का अनुरोध करता है, तो यह पहले जांचता है कि क्या यह डेटा पहले से ही L1 कैश में संग्रहीत है। यदि ऐसा है, तो आप उन्हें सिर्फ एक-दो चक्रों में एक्सेस कर सकते हैं। यदि वे वहां नहीं हैं, तो प्रोसेसर एल 2, और फिर एल 3 कैश की जांच करता है। कैश इस तरह से लागू किया जाता है कि सामान्य तौर पर वे कर्नेल के लिए पारदर्शी होते हैं। कर्नेल केवल निर्दिष्ट मेमोरी पते पर डेटा का अनुरोध करता है, और पदानुक्रम में वह स्तर जिस पर वह मौजूद है, इसका उत्तर देता है। स्मृति पदानुक्रम में बाद के स्तरों पर जाने पर, आकार और देरी आमतौर पर परिमाण के आदेशों से बढ़ जाती है। अंत में, यदि सीपीयू किसी भी कैश में डेटा नहीं ढूंढता है, तो यह मुख्य मेमोरी (रैम) तक पहुंचता है।


एक नियमित प्रोसेसर में, प्रत्येक कोर में दो एल 1 कैश होते हैं: एक डेटा के लिए और एक निर्देश के लिए। L1 कैश में आमतौर पर लगभग 100 किलोबाइट की कुल क्षमता होती है और आकार चिप और प्रोसेसर पीढ़ी के आधार पर बहुत भिन्न होता है। इसके अलावा, आमतौर पर प्रत्येक कोर का अपना L2 कैश होता है, हालांकि कुछ आर्किटेक्चर में यह दो कोर के लिए सामान्य हो सकता है। L2 कैश आमतौर पर आकार में कई सौ किलोबाइट हैं। अंत में, सभी कोर के लिए एक एकल L3 कैश आम है, जिसमें दसियों मेगाबाइट के क्रम का आकार है।

जब प्रोसेसर कोड निष्पादित करता है, तो सबसे अधिक बार उपयोग किए जाने वाले निर्देश और डेटा मान कैश होते हैं। यह काफी तेजी से निष्पादन को गति देता है, क्योंकि प्रोसेसर को आवश्यक डेटा के लिए लगातार मुख्य मेमोरी में जाने की आवश्यकता नहीं होती है। श्रृंखला के दूसरे और तीसरे भाग में, हम इन मेमोरी सिस्टम को कैसे लागू किया जाता है, इसके बारे में अधिक बात करेंगे।

कैश के अलावा, आधुनिक प्रोसेसर के सबसे महत्वपूर्ण बिल्डिंग ब्लॉकों में से एक सटीक संक्रमण भविष्यवक्ता है । संक्रमण (ब्रांचिंग) निर्देश प्रोसेसर के लिए निर्माणों के समान हैं। निर्देशों का एक सेट निष्पादित किया जाता है यदि स्थिति सही है, और दूसरा यदि यह गलत है। उदाहरण के लिए, हमें दो संख्याओं की तुलना करने की आवश्यकता है, और यदि वे समान हैं, तो एक कार्य करें, और यदि वे समान नहीं हैं, तो दूसरा प्रदर्शन करें। ये शाखा निर्देश अत्यंत सामान्य हैं और एक कार्यक्रम में सभी निर्देशों का लगभग 20% बना सकते हैं।

पहली नज़र में, ऐसा लगता है कि इन शाखाओं के निर्देशों से समस्याएं नहीं होनी चाहिए, लेकिन प्रोसेसर के लिए उनका उचित निष्पादन बहुत मुश्किल हो सकता है। किसी भी समय, प्रोसेसर एक साथ दस या बीस निर्देशों को निष्पादित करने की प्रक्रिया में हो सकता है, इसलिए यह जानना बहुत महत्वपूर्ण है कि कौन से निर्देशों को निष्पादित करना है। यह निर्धारित करने के लिए 5 चक्र लग सकते हैं कि वर्तमान अनुदेश एक संक्रमण है, और यह निर्धारित करने के लिए एक और 10 चक्र कि स्थिति सही है। इस समय, प्रोसेसर पहले से ही दर्जनों अतिरिक्त निर्देशों को निष्पादित करना शुरू कर सकता है, बिना यह जाने भी कि क्या ये निर्देश वास्तव में निष्पादन के लिए उपयुक्त हैं।

इस समस्या को हल करने के लिए, सभी आधुनिक उच्च-प्रदर्शन प्रोसेसर अटकलों नामक एक तकनीक का उपयोग करते हैं। इसका मतलब यह है कि प्रोसेसर शाखा निर्देशों का ध्यान रखता है और चमत्कार करता है कि सशर्त शाखा को निष्पादित किया जाएगा या नहीं। यदि भविष्यवाणी सही है, तो प्रोसेसर ने पहले ही निम्नलिखित निर्देशों को निष्पादित करना शुरू कर दिया है, और यह प्रदर्शन में वृद्धि प्रदान करता है। यदि भविष्यवाणी गलत है, तो प्रोसेसर निष्पादन को रोक देता है, उन सभी गलत निर्देशों को हटा देता है जिन्हें उसने निष्पादित करना शुरू किया था, और फिर से सही बिंदु से शुरू होता है।

इस तरह की शाखा भविष्यवक्ता मशीन सीखने के कुछ सबसे सरल प्रकार हैं क्योंकि भविष्यवक्ता निष्पादन के दौरान शाखाओं के व्यवहार का अध्ययन करता है। यदि वह अक्सर गलत तरीके से भविष्यवाणी करता है, तो वह सही व्यवहार सीखना शुरू कर देता है। संक्रमण भविष्यवाणी तकनीक में अनुसंधान के दशकों के परिणामस्वरूप आधुनिक प्रोसेसर में 90% से अधिक भविष्यवाणी सटीकता है।

हालांकि प्रत्याशा प्रदर्शन में भारी वृद्धि प्रदान करता है, क्योंकि प्रोसेसर पहले से तैयार निर्देशों को निष्पादित कर सकता है, जिसके पूरा होने के लिए कतार में इंतजार करने के बजाय, यह सुरक्षा कमजोरियां भी पैदा करता है। प्रसिद्ध स्पेक्टर हमला संक्रमणों की भविष्यवाणी करने और प्रत्याशित करने में कीड़े का शोषण करता है। हमलावर विशेष रूप से चयनित कोड का उपयोग करता है, जिससे प्रोसेसर को कोड को लगातार निष्पादित करने के लिए मजबूर किया जाता है, जिसके परिणामस्वरूप मेमोरी से मानों का रिसाव होता है। डेटा रिसाव को रोकने के लिए, प्रत्याशा के कुछ पहलुओं के डिज़ाइन को फिर से करना आवश्यक था, जिसके कारण प्रदर्शन में थोड़ी गिरावट आई।

पिछले दशकों में, आधुनिक प्रोसेसर में प्रयुक्त वास्तुकला ने एक लंबा सफर तय किया है। नवाचार और एक सुविचारित संरचना के विकास के कारण उत्पादकता में वृद्धि हुई है और हार्डवेयर का अधिक इष्टतम उपयोग हुआ है। हालांकि, केंद्रीय प्रोसेसर के डेवलपर्स सावधानीपूर्वक अपनी प्रौद्योगिकियों के रहस्यों को रखते हैं, इसलिए हम यह पता नहीं लगा सकते हैं कि उनके अंदर क्या हो रहा है। हालांकि, प्रोसेसर के मूलभूत सिद्धांत सभी आर्किटेक्चर और मॉडल के लिए मानकीकृत हैं। इंटेल अपने गुप्त सामग्रियों को कैश हिट के हिस्से को बढ़ाने के लिए जोड़ सकता है, और एएमडी एक बेहतर संक्रमण भविष्यवक्ता जोड़ सकता है, लेकिन दोनों कंपनियों के प्रोसेसर एक ही कार्य करते हैं।

इस पहले लुक और समीक्षा में, हमने मूल बातें कवर कीं कि प्रोसेसर कैसे काम करते हैं। अगले भाग में, हम आपको बताएंगे कि प्रोसेसर बनाने वाले घटकों को कैसे विकसित किया जाए, तर्क तत्वों, घड़ी आवृत्तियों, बिजली प्रबंधन, सर्किटरी, आदि के बारे में बात करें।

अनुशंसित पढ़ना

• माइक्रोप्रोसेसर और पर्सनल कंप्यूटर का इतिहास
• प्रदर्शन तकनीकी तुलना: TN बनाम वीए बनाम आईपीएस
• 4GHz CPU लड़ाई: AMD 2nd-Gen Ryzen बनाम इंटेल 8 वीं-जनरल कोर
• थर्मल थ्रॉटलिंग क्या है और इसे कैसे रोकें