लास वेगास की प्रदर्शनी इलेक्ट्रॉनिक्स डेवलपर्स के लिए है, उपभोक्ताओं के लिए नहीं। डिजाइन ऑटोमेशन सम्मेलन से एक रिपोर्ट

मैंने यह नोट रूसी और अंग्रेजी में हैबे पर अंग्रेजी और रूसी-भाषा मंचों और समूहों दोनों में एक लिंक वितरित करने के लिए लिखने का फैसला किया। रूसी पाठ अंग्रेजी का अनुवाद नहीं है और इसके विपरीत - मैंने सिर्फ दो बार एक नोट लिखा था (मैं अनुवाद से नफरत करता हूं)। जो लोग मेरी अंग्रेजी की आलोचना करना चाहते हैं, उन्हें तुरंत पोस्ट के अंत में भेज दिया जाता है, जहां वे लंबे घंटों के वीडियो में मेरे उच्चारण से चौंक जाएंगे। मैं अपना जोर बग के रूप में नहीं, बल्कि एक विशेषता के रूप में देखता हूं। हम सभी जानते हैं कि कई अमेरिकियों को पता चलता है, उदाहरण के लिए, एक nasopharyngeal ब्रिटिश उच्चारण आकर्षक। यह गंभीर रूसी लहजे को समान दर्जा देने का समय है। ऐसा करने के लिए, जितनी संभव हो उतनी रूसी विभिन्न अंतरराष्ट्रीय घटनाओं पर भाषण देने की आवश्यकता है। हमारा पासवर्ड "वर्ष मील मई से बोलो" है।

लेकिन पहले प्रदर्शनी के बारे में।

जनवरी में लास वेगास में होने वाले कंज्यूमर इलेक्ट्रॉनिक्स शो (CES) को दुनिया भर के लाखों गैजेट उपभोक्ता देख रहे हैं। वे, जो कभी नहीं जानते थे कि डी-ट्रिगर क्या है, महत्वपूर्ण रूप से तर्क देते हैं कि चार गिगाहर्ट्ज़ एएमडी और क्वालकॉम के नवीनतम प्रोसेसर में तीन से बेहतर है। लेकिन उपभोक्ताओं पर नहीं, बल्कि इलेक्ट्रॉनिक्स डेवलपर्स पर केंद्रित एक प्रदर्शनी है। इस प्रदर्शनी को डिज़ाइन ऑटोमेशन सम्मेलन (DAC) कहा जाता है, और कुछ वर्षों में यह लास वेगास में भी होता है, लेकिन दिसंबर में नहीं, बल्कि जून में।

जनवरी में लास वेगास में होने वाले कंज्यूमर इलेक्ट्रॉनिक्स शो (CES) को हर साल लाखों गैजेट प्रेमी देखते हैं। वे लोग, जिन्होंने कभी डी-फ्लिप-फ्लॉप के कार्य को नहीं सीखा और स्थिर समय की गणना कैसे की जाती है, वायर्ड पत्रिका में नवीनतम लेखों को पढ़ने के बाद गिगाहर्ट्ज़ आवृत्तियों पर चर्चा करते हैं जो वे तकनीकी प्रकाशन के रूप में देखते हैं। हालांकि एक और सम्मेलन है, उपभोक्ताओं के लिए नहीं, बल्कि इलेक्ट्रॉनिक्स के रचनाकारों के लिए। इस सम्मेलन को डिज़ाइन ऑटोमेशन सम्मेलन (DAC) कहा जाता है और यह लास वेगास में भी होता है, हालांकि हर साल नहीं, और जनवरी में नहीं, बल्कि जून में।

इलेक्ट्रॉनिक डिजाइन ऑटोमेशन (EDA) का उद्योग हार्डवेयर डिजाइनरों के लिए सॉफ्टवेयर बनाता है। EDA को तीन बड़ी कंपनियों द्वारा नियंत्रित किया जाता है: Synopsys, Cadence और Mentor Graphics (अब Siemens का एक हिस्सा)। Synopsys और Cadence दोनों के पास उत्पादों का एक पूरा सेट है, जो एक डिजिटल चिप को कई स्तरों पर डिजाइन और अनुकरण करने के लिए आवश्यक है। RTL2GDSII नामक डिज़ाइन प्रवाह, विनिर्देश से शुरू होता है और हार्डवेयर विवरण भाषा (वेरिलोग या वीएचडीएल) में सर्किट के चक्र व्यवहार को कोड करता है, इस विवरण को तर्क तत्वों (नेटलिस्ट) के एक ग्राफ में संश्लेषित करने के साथ आगे बढ़ता है, फिर नेटलिस्ट को एक भौतिक में रखना जारी रखता है। चिप का ब्लूप्रिंट और मानक कोशिकाओं को जोड़ने के लिए चिप-ऑनिंग तारों को रूट करना, ASIC के बिल्डिंग ब्लॉक (एप्लिकेशन-विशिष्ट एकीकृत सर्किट)।

तीन बड़ी कंपनियां इलेक्ट्रॉनिक्स डिजाइन ऑटोमेशन उद्योग पर हावी हैं: Synopsys, ताल और मेंटर ग्राफिक्स (जो सीमेंस ने कुछ साल पहले खरीदा था)। Synopsys और Cadence ने एक सॉफ्टवेयर बनाया है जो संपूर्ण RTL2GDSII डिज़ाइन मार्ग को कवर करता है। मैंने चार साल पहले अपने पिछले DAC लेख में इस मार्ग का संक्षेप में वर्णन किया था:

पिछले 25 से 30 वर्षों में, माइक्रोकिरिट के डिजाइन को अक्सर उपकरण विवरण वेरिलोग (यूरोप और सैन्य - वीएचडीएल) की भाषा में लिखा जाता है, जिसके बाद एक विशेष कार्यक्रम (तर्क संश्लेषण) डिजाइन को तारों और तार्किक प्राइमेटिक्स के ग्राफ में बदल देता है, एक अन्य प्रोग्राम (स्टेटिक टाइमिंग विश्लेषण)। डिजाइनर को बताता है कि क्या यह गति बजट में फिट बैठता है, और तीसरा कार्यक्रम (स्थान-और-मार्ग) चिप की साइट पर इस डिजाइन को तैयार करता है।

जब डिजाइन सभी चरणों से गुजरता है: एक वर्टिकल, डिबगिंग, सत्यापन, संश्लेषण, स्थिर समय विश्लेषण, फ्लोरप्लनिंग, प्लेस-एन-रूट, पैरासिटिक्स एक्सट्रैक्शन, आदि पर कोडिंग। - यह GDSII नामक एक फ़ाइल को चालू करता है, जिसे फ़ैक्टरी में भेजा जाता है, और फ़ैक्टरी चिप्स बनाती है। इस प्रकार के सबसे प्रसिद्ध कारखानों में ताइवान सेमीकंडक्टर मैन्युफैक्चरिंग कंपनी या TSMC का स्वामित्व है।

1980 के बाद से एक Verilog गुरु, जॉन सुंगिनेटी। जॉन क्रोनोलॉजिक सिमुलेशन नामक एक कंपनी के संस्थापक थे, जिसने 1990 के दशक में, वीसीएस, एक वेरिलॉग संकलित कोड सिम्युलेटर बनाया। यह सिम्युलेटर अब Synopsys की संपत्ति है। VCS का उपयोग अधिकांश बड़ी इलेक्ट्रॉनिक कंपनियों द्वारा किया जाता है। वीसीएस ने राजस्व में सिनोप्सिस बिलियन डॉलर लाया।

शोरूम के किनारे पर जॉन Sanguinetti है, जो 1980 के दशक के शुरुआती वेरिलॉग गुरु और Chronologic सिमुलेशन के संस्थापक हैं। इस कंपनी ने दुनिया को तेज वेरिलॉग संकलित कोड सिम्युलेटर (VCS) सिम्युलेटर दिया, जो अब Synopsys की संपत्ति है। इस सिम्युलेटर का उपयोग अधिकांश प्रमुख चिप डेवलपर्स द्वारा किया जाता है। VCS लाता है Synopsys अरबों डॉलर:



Mentor Graphics अब सीमेंस का हिस्सा है, जो कि EDA की तीसरी सबसे बड़ी कंपनी है। Synopsys और ताल के विपरीत, Mentor Graphics में RTL2GDSII टूल्स की पूरी लाइन नहीं है। राजस्व की इसकी दो सबसे मान्यता प्राप्त धाराएं कैलिबर से आती हैं, जो भौतिक डिज़ाइन सत्यापन उपकरण और वेलोस, एक हार्डवेयर एमुलेटर का एक सेट है। कैलिबर में एक उपकरण शामिल है जो चिप के अंतिम "ब्लूप्रिंट" पर ज्यामितीय डिजाइन नियमों (चौड़ाई, रिक्ति, बाड़े) की जांच करता है। वेलोस एफपीजीए-जैसे चिप्स का उपयोग करता है जो वास्तव में तेजी से वेरिलॉग डिजाइनों का अनुकरण करते हैं।

2016 के अंत में ईडीए उद्योग में तीसरी सबसे बड़ी कंपनी मेंटर ग्राफिक्स, सीमेंस का हिस्सा बन गई। सिनोप्सिस और कीडेंस के विपरीत, मेंटर के पास RTL2GDSII मार्ग को कवर करने वाले कार्यक्रमों की पूरी श्रृंखला नहीं है। मेंटर के लिए आय के दो प्रमुख स्रोत हैं कैलिबर सॉफ्टवेयर पैकेज, जो माइक्रोचिप डिजाइन के अंतिम चरण में जांच करता है, और वेलोस एम्यूलेटर (उच्चारण वेलोची)। कैलिबर में सत्यापन का एक उदाहरण चिप पर पटरियों के बीच की न्यूनतम दूरी है ताकि कोई ऐन्टेना प्रभाव न हो ।

UPD: amartology की टिप्पणी के आधार पर सही किया गया: एंटीना आमतौर पर दूसरे के बारे में है। यह तब होता है जब एक ट्रैक इतना बड़ा हो जाता है कि यह ऐन्टेना की तरह काम करना शुरू कर देता है, उत्पादन के लिए नक़्क़ाशी के लिए प्लाज्मा दोलनों की आवृत्ति पर एक संकेत प्राप्त करता है।

और वेलोस इम्यूलेटर एफपीजीए के आकार के एएसआईसी का उपयोग करता है, ताकि तार्किक स्तर पर वर्णित सर्किट के उत्सर्जन को जल्दी से अनुकरण किया जा सके, जो कि बरामदे पर है।





अत्यधिक लाभदायक कैलिबर और वेलोस परियोजनाओं के अलावा, मेंटर के पास हमेशा बड़ी संख्या में अन्य परियोजनाएं, उत्पाद, सेवाएं, प्रशिक्षण और शैक्षिक कार्यक्रम होते थे। उदाहरण के लिए Mentor कार्यात्मक सत्यापन के क्षेत्र में खेती कर रहा है, जो डिजिटल डिजाइन वर्कफ़्लो का एक महत्वपूर्ण हिस्सा है।

अत्यधिक लाभदायक परियोजनाओं जैसे कैलिबर और वेलोस के अलावा, मेंटर में कई अन्य परियोजनाएं, उत्पाद, सेवाएं, अनुसंधान परियोजनाएं और शैक्षिक कार्यक्रम हैं। उदाहरण के लिए, मेंटोर में, वे कार्यात्मक सत्यापन में लगे हुए हैं, जो उत्पादन प्रक्रिया का एक महत्वपूर्ण हिस्सा है:



Doulos, Willamette HDL और Sunburst Design सहित कई छोटी कंपनियां, बड़ी और मध्यम आकार की इलेक्ट्रॉनिक कंपनियों को हार्डवेयर सत्यापन प्रशिक्षण बेचती हैं। इस तरह के आला मौजूद हैं क्योंकि विश्वविद्यालय दशकों से कार्यात्मक सत्यापन की कला को ठीक से नहीं सिखाते हैं और नई तकनीकों को नहीं अपनाते हैं, जैसे कि सिस्टम वेरिलॉग, यूवीएम, समवर्ती जोर का उपयोग करके औपचारिक सत्यापन, पोर्टेबल स्टिमुलस, आदि। यहां तक ​​कि स्टैनफोर्ड के पास उनके पाठ्यक्रम में यह नहीं है जहां तक ​​मुझे उनके स्नातकों के साथ बात करने से पता है।

कार्यात्मक सत्यापन कई छोटी कंपनियों को खिलाता है जो सिस्टमवेरिलॉग और यूवीएम प्रशिक्षण को बड़े निगमों को ताज़गी से उच्च कीमतों पर बेचते हैं, जैसे कि प्रति व्यक्ति हजार डॉलर। इनमें ड्यूलोस, विल्मेट एचडीएल, सनबर्स्ट डिज़ाइन और अन्य शामिल हैं:



Verific नामक एक और छोटी कंपनी। उनके पास बस कुछ मुट्ठी भर लोग हैं लेकिन वे अपने आला में बहुत सफल हैं। बड़े और छोटे दोनों महत्वपूर्ण EDA कंपनियों द्वारा अपनाए गए SystemVerilog पार्सर्स का सत्यापन करता है।

यहां एक और छोटा, केवल कुछ लोग हैं, लेकिन अपनी तरह की बहुत सफल कंपनी जिसे वेरिफिक कहा जाता है। वह वेरिलॉग के पार्सर को बेचती है, जिसे कई ईडीए कंपनियां उपयोग करती हैं:



Verific के संस्थापक EDA कैफे नामक एक लोकप्रिय EDA वेबसाइट को एक साक्षात्कार देते हैं। जॉन कोइली की डीपचिप डॉट कॉम सहित कई अन्य लोकप्रिय ईडीए वेबसाइटें हैं लेकिन मैं इस बार डैक फ्लोर पर जॉन कोइली से नहीं मिला।

यहाँ उद्योग में एक लोकप्रिय वेबसाइट EDA Cafe को साक्षात्कार देने वाले Verific के संस्थापक हैं:



अब बात करते हैं FPGA की।

अब FPGAs के बारे में बात करते हैं, वे PPVM हैं (वे अब मुझे सही करेंगे), वे FPGA हैं।

यह क्या है, मैंने चार साल पहले अपने पिछले DAC लेख में संक्षेप में वर्णित किया था:

सबसे सरल संस्करण में, एक FPGA में समरूप कोशिकाओं का एक मैट्रिक्स होता है, जिनमें से प्रत्येक को कॉन्फ़िगरेशन मेमोरी के बिट्स से जुड़े मल्टीप्लेक्सर्स का उपयोग करके फ़ंक्शन में बदला जा सकता है। एक सेल चार इनपुट और एक आउटपुट के साथ AND गेट बन सकता है, दूसरा - सिंगल-बिट रजिस्टर इत्यादि। हम मेमोरी से बिट्स के एक क्रम को कॉन्फ़िगरेशन मेमोरी में लोड करते हैं - और दिए गए इलेक्ट्रॉनिक सर्किट FPGA में बनते हैं, जो प्रोसेसर, डिस्प्ले कंट्रोलर आदि हो सकते हैं।

FPGAs / FPGAs प्रोसेसर नहीं हैं, "प्रोग्रामिंग" FPGAs (FPGAs की कॉन्फ़िगरेशन मेमोरी को भरकर) आप एक इलेक्ट्रॉनिक सर्किट (हार्डवेयर) बनाते हैं, जब एक प्रोसेसर (निश्चित हार्डवेयर) की प्रोग्रामिंग करते समय आप अनुक्रमिक कार्यक्रम निर्देशों की एक श्रृंखला को लिखते हैं। (सॉफ्टवेयर)।

FPGA के दो सबसे बड़े उत्पादक Xilinx और Altera हैं, जो अब Intel का हिस्सा हैं।

FPGAs का उत्पादन करने वाली दो सबसे बड़ी कंपनियां Xilinx और Altera हैं, जो अब Intel का हिस्सा हैं:



इन सप्ताह इंटेल, इनोवेट एफपीजीए प्रतियोगिता के पहले दौर के लिए वोट एकत्र करता है। रूसी प्रविष्टियों में से एक छोटे स्कूलएमआईपीएस प्रोसेसर कोर का एक जाल का उपयोग करता है। schoolMIPS MIPS आर्किटेक्चर का सबसेट लागू करता है। यह कई वेरिएंट में मौजूद है, जिसमें एकल-चक्र जिसमें बिना डेटा मेमोरी (सबसे सरल एक), एक संस्करण के साथ इंटरप्ट, एक पाइपलाइन संस्करण, आदि:

वैसे, इस सप्ताह इंटेल इनोवेट एफपीजीए प्रतियोगिता में मतदान कर रहा है, जिसमें रूसी टीमें भी भाग लेती हैं। एक परियोजना NoC- आधारित मल्टीप्रोसेसिंग सिस्टम प्रोटोटाइप है । यह स्टैनिस्लाव Zhelnio sparf (हैरिस एंड हैरिस की पुस्तक "डिजिटल सिंथेसिस एंड कंप्यूटर आर्किटेक्चर") https://github.com/IPSfpga/schoolMIPS पर आधारित प्रोसेसर पर आधारित बड़ी संख्या में नोड्स के साथ चिप पर एक प्रोटोटाइप नेटवर्क है। MIEM NRU HSE में 4 वर्षीय छात्र बनाता है:



FPGAs की दुनिया Xilinx और Altera / Intel तक सीमित नहीं है। कई बहुत छोटे विक्रेता हैं, जैसे कि जाली और मिक्रोसी / एक्टेल, और यहां तक ​​कि छोटी कंपनियां जो अंत चिप्स को स्वयं डिज़ाइन नहीं करती हैं, वे ASPG कंपनियों को FPGA सेल ब्लॉकों के डिजाइन का लाइसेंस देती हैं। एक उपयोगी एप्लिकेशन एक निश्चित उच्च-आवृत्ति सीपीयू कोर से जुड़ा एक पुन: उपयोग करने योग्य सहसंसाधक बनाना होगा। एक अन्य अनुप्रयोग सुरक्षा है: कुछ कंपनियां अपने रहस्यों को पुन: प्राप्य तर्क में छिपाना चाहती हैं, फिर इलेक्ट्रॉन माइक्रोस्कोप के साथ एक प्रेरित शोधकर्ता को अपने निश्चित तर्क के लेआउट को दिखाने के लिए और बहुत समय।

लेकिन एफपीजीए दुनिया में कम खिलाड़ी हैं, उदाहरण के लिए, यहां दो कंपनियां हैं जो एफपीजीए ब्लॉकों के डिजाइन को लाइसेंस देती हैं जो उन्हें लचीलेपन देने के लिए मल्टी-रन फिक्स्ड सर्किट में एम्बेड किया जा सकता है।





हर DAC में कई FPGA बोर्ड विक्रेता होते हैं। Digilent और Terasic जैसे सस्ते छात्र बोर्डों के विक्रेता नहीं हैं, जो $ 55 से शुरू होते हैं, लेकिन ASIC प्रोटोटाइप के लिए FPGA बोर्ड जिनकी लागत $ 30,000, $ 100,000 या अधिक हो सकती है।

DAC पारंपरिक रूप से FPGA बोर्डों के निर्माताओं द्वारा भाग लेता है। वे $ 55 डॉलर के लिए सस्ते छात्र कार्ड नहीं बेचते हैं, लेकिन $ 55 _ हजार डॉलर और अधिक के लिए गंभीर FPGA बोर्ड। उनका ग्राहक एक छात्र नहीं है, बल्कि एक गंभीर ASIC विकास टीम है जो प्रोटोटाइप के लिए बड़े बोर्डों का उपयोग करता है।



क्या होगा अगर एक शोधकर्ता ने FPGA का उपयोग करते हुए अवधारणा का कुछ सबूत दिया और अब वह अपने स्वयं के ASIC का निर्माण करना चाहता है? एएसआईसी के निर्माण के लिए एक विशिष्ट वाणिज्यिक आदेश में आमतौर पर प्रक्रिया प्रौद्योगिकी के आधार पर ~ $ 300K से ~ $ 3,000,000 के प्रारंभिक भुगतान की आवश्यकता होती है। हालाँकि यूरोप और अमेरिका में MOSIS की विशिष्ट कंपनियां हैं, जो कि छोटी मात्रा में "शटल" सेवाएं, या मल्टी-प्रोजेक्ट वेफर (MPW) सेवाएं बेचती हैं, जिसकी शुरुआत 180nm तकनीक के लिए सिर्फ 3000 डॉलर या कुछ आधुनिक के लिए केवल दस हजार डॉलर से होती है, जैसे 28nm।

लेकिन क्या होगा अगर एक छात्र या कठोर कंपनी एक कारखाने में एक वास्तविक एएसआईसी बनाना चाहती है, और बहुत कम पैसा है? या, अगर खेद नहीं है, तो क्या यह एक परीक्षण चिप या बहुत छोटा बैच है? ऐसा करने के लिए, अमेरिका में एक कंपनी है MOSIS, और यूरोप में - यूरोप प्रैक्टिस। कुछ हज़ार डॉलर - और आपके हाथ में वह चिप है जिसे आपने 180 नैनोमीटर जैसी तकनीक के लिए डिज़ाइन किया है। दसियों हज़ारों की एक जोड़ी - और आपके हाथों में आपकी चिप है हाल ही की तकनीक पर, उदाहरण के लिए 28 नैनोमीटर, पांचवें आईफोन की तरह। मैं ध्यान देता हूं कि बड़े पैमाने पर वाणिज्यिक उत्पादन के लिए कारखाने का प्रारंभिक भुगतान पुरानी तकनीकों के लिए सैकड़ों हजारों डॉलर से लेकर नए लोगों के लिए दो या तीन मिलियन तक है।





यह दिलचस्प है कि यूरोप प्रैक्टिस के पास रूस में ग्राहक हैं, यहां तक ​​कि ओम्स्क में भी। एडमिट जो ओम्स्क में ASICs डिजाइन करता है।

यूरोप प्रैक्टिस में कई रूसी कंपनियाँ शामिल हैं, जिनमें ओम्स्क का कोई व्यक्ति शामिल है:





व्यापारिक मॉडल वाली कंपनियां हैं जो मेरे लिए कुछ रहस्यमय हैं। उदाहरण के लिए मुझे समझ में नहीं आता है कि नीचे यह कंपनी कैसे एक आला ग्रहण प्लगइन पर जीवित रह सकती है। मुझे लगता है कि वे कुछ परामर्श सेवाओं को बेचकर सबसे अधिक राजस्व प्राप्त करते हैं।

ऐसी कंपनियां हैं जिनके बारे में मुझे समझ नहीं आता कि वे कैसे कमाती हैं। उदाहरण के लिए, यह एक बहुत ही आला ग्रहण प्लगइन बेच रहा है। निश्चित रूप से वे उस पर नहीं रहते हैं, लेकिन किसी तरह के परामर्श पर।



गैर-स्पष्ट व्यापार मॉडल के साथ एक और आला कंपनी। वे वेरिलोग गोंद लॉजिक और अन्य इंटरफ़ेस फ़ाइलों में सॉफ़्टवेयर-दृश्य रजिस्टरों के विवरण का अनुवाद करते हैं। मुझे लगता है कि इस कंपनी के पास कुछ सिस्को-प्रकार के बड़े ग्राहक हो सकते हैं जो बहुत समय पहले अपनी तकनीक पर आदी हो गए थे और तब से उन्हें भुगतान करते हैं।

एक और स्पष्ट व्यापार मॉडल के साथ एक और आला कंपनी। वे प्रोग्रामर के लिए उपलब्ध रजिस्टरों के विवरण को वेरिलॉग और इंटरफ़ेस फ़ाइलों में अनुवाद करते हैं। उनके पास शायद किसी प्रकार के बड़े ग्राहक हैं जैसे कि सिस्को, जो एक बार कई साल पहले अपने उपकरण के साथ प्यार में पड़ गए थे, और तब से भुगतान कर रहे हैं जब से अपने इंजीनियर को प्रबंधित करने के लिए क्लाइंट को किराए पर लेने के लिए एक बमर है।



हुआवेई के एक उदासीन सज्जन ने नेटवर्किंग चिप्स में अपनी उपलब्धियों का वर्णन किया। हुआवेई स्पष्ट रूप से यूएस ईडीए टूल्स पर निर्भर है, यहां तक ​​कि एंड्रॉइड मार्केट और एआरएम सीपीयू कोर पर भी। एआरएम कोर के लिए एक उच्च अंत प्रतियोगी को डिजाइन करने के लिए आवश्यक संसाधनों की तुलना में, धन की राशि और Synopsys आईसी संकलक के बराबर विकसित करने के लिए आवश्यक तकनीकी विशेषज्ञों की संख्या मेरी राय में बहुत बड़ी है।

हुआवेई का एक प्रतिनिधि भी उनके चेहरे पर उज्ज्वल उदासी की अभिव्यक्ति के साथ प्रदर्शनी में बैठा। मैं ध्यान देता हूं कि अगर अमेरिकी सरकार अमेरिकी ईडीए कंपनियों को चीन पर प्रतिबंध लगाने के लिए मजबूर करती है, तो चीनी स्थिति अब की तुलना में बहुत खराब हो जाएगी, क्योंकि एआरएम और एंड्रॉइड मार्केट प्रोसेसर कोर की तुलना में Synopsys आईसी कंपाइलर को क्लोन करना तकनीकी रूप से अधिक कठिन है।



1998 के बाद से हर DAC में कम से कम एक कंपनी थी जो अभी तक एक और C-to-Verilog कंपाइलर विकसित कर रही थी। 1998 में वापस यह मेरा अपना स्टार्टअप था । इस वर्ष यह किसी और का है:

1998 से, डैक पर कम से कम एक कंपनी है जो वेरिलोग में सी को संकलित करती है। 1998 में, ऐसी कंपनी मेरा अपना स्टार्टअप था। इस साल कोई और:



यह सज्जन तथाकथित "ज़ाकलादकी" (एक रूसी शब्द, "ज़ाकलादका" का बहुवचन) का समाधान बेचकर अपना जीवन यापन करते हैं। मैंने उन्हें इस शब्द का अर्थ समझाया और वह इस बात पर सहमत हुए कि यह वही है जो वह बेचता है।

यहाँ प्रोसेसर में एक जीवित विश्लेषक बनाने वाले साथी हैं:



मैं अपनी छात्र बेटी को डीएसी में ले आया ताकि वह देख सके कि डैडी किस तरह से कमाते हैं:

मैं अपनी बेटी को लास वेगास ले आया ताकि वह देख सके कि कैसे लोग इलेक्ट्रॉनिक उद्योग की कठोर औद्योगिक दुनिया में पैसा कमाते हैं और महसूस किया है कि पिताजी के डॉलर पेड़ों पर नहीं उगते हैं:



प्रदर्शनी के बाद पार्टी:

प्रदर्शनी के बाद पार्टी में:



प्रदर्शनी के बाद मैंने MIPS ओपन डेवलपर डे अपने साथियों के साथ वेव कॉमप्यूटिंग से किया। हमें उपरोक्त कंपनियों में से कुछ लोगों से + मेरे रूसी दोस्तों से विवांग , एक कैलिफ़ोर्निया सिलिकॉन वैली मिश्रित-सिग्नल डिज़ाइन सेवाएँ मिलीं , जिनमें कुछ ग्राहक ज़ेलेनोग्राड, एक रूसी सिलिकॉन वैली भी थे। पहले हमने एक प्रस्तुति दी , फिर प्रतिभागियों ने Digilent Nexys4 DDR और Terasic DE10-Lite FPGP बोर्ड पर कुछ अभ्यास किए।

फिर, मैंने अपने सहयोगियों के साथ मिलकर MIPS ओपन सेमिनार आयोजित किया। उन्हें वर्णित कुछ कंपनियों के कामरेडों द्वारा दौरा किया गया था, जिनमें FPGA और EDA के उपकरण शामिल हैं, जो उत्पादन के लिए सेवाएं बेचते हैं, सत्यापन पर प्रशिक्षण आयोजित करते हैं, और चिप्स भी बनाते हैं। और रूसी कंपनी विवंग से मेरे पुराने दोस्त भी। मेरे सहयोगियों और मैंने इन स्लाइड्स को दिखाया, जिसके बाद प्रतिभागियों ने FPGAs Digilent Nexys4 DDR और Terasic DE10-Lite पर उदाहरण दिए।

परिणामों को दोहराने के लिए, आप दो पैकेजों को डाउनलोड और संयोजित कर सकते हैं:

यदि आप परिणामों को पुन: उत्पन्न करना चाहते हैं, तो आप निम्न कार्य कर सकते हैं:

1. Https://www.mipsopen.com/mips-open-compenders/mips-open-fpga-getting-started-guide पर जाएं ।
2. मानक MIPSfpga 2.0 पैकेज डाउनलोड करें।
3. Https://github.com/MIPSfpga/mipsfpga-plus पर जाएं ।
4. git क्लोन github.com/MIPSfpga/mipsfpga-plus.it
5. MIPS ओपन FPGA पैकेज से कोर RTL फ़ाइलों को MIPSfpga + पैकेज के कोर उपनिर्देशिका में खोलें - https://github.com/MIPSfpga/mipsfpga-plus/tree/master/core में निर्देश देखें।

या तो इंटेल FPGA क्वार्टस प्राइम लाइट संस्करण या Xilinx Vivado, साथ ही आपके कंप्यूटर पर कोडस्केप GCC नंगे धातु टूलचैन को स्थापित किया जाना चाहिए। उसके बाद, आप स्लाइड से निर्देशों का पालन कर सकते हैं:

आपको अपने सिस्टम पर Intel FPGA Quartus Prime लाइट संस्करण या Xilinx Vivado स्थापित करने की आवश्यकता है, साथ ही साथ कोडस्केप GCC नंगे धातु टूलचैन। इसके बाद आप स्लाइड से निर्देश का पालन कर सकते हैं:

1. सीडी your_git_directory / बोर्ड / बोर्ड_निर्माता (उदाहरण के लिए de10_lite या nexys4_ddr)
2. सभी लोड करें
3. प्रोसेसर को रीसेट करने के लिए रीसेट (या कुछ बोर्डों पर कुंजी 0) दबाएं।
4. डिफ़ॉल्ट हार्डकोड प्रोग्राम को काम करना शुरू करना चाहिए।
5. cd your_git_directory / प्रोग्राम / 00_counter (या अन्य प्रोग्राम)
6. कार्यक्रम को संक्षिप्त विवरण दें
7. यदि कंप्यूटर ttyUSB0 (डिफ़ॉल्ट) के अलावा सीरियल कनेक्शन का उपयोग करता है, तो:
8. कार्यक्रम बनाएं srecord uart UART = 1 (या 2, 3, आदि)
9. यूएसबी-टू-यूएआरटी के माध्यम से अपलोड किया गया कार्यक्रम अब चल रहा है।

प्रस्तुति में, मैंने दिखाया कि प्रोसेसर में एक ब्लॉक को कैसे एम्बेड किया जाए जो कि आदेशों की मुख्य प्रणाली को अतिरिक्त निर्देश निष्पादित करता है और एक चिप पर सिस्टम डिजाइनर द्वारा निर्धारित किया जा सकता है। ब्लॉक को संश्लेषित किया जा सकता है और माइक्रोक्रिकिट का हिस्सा बन सकता है या FPGA / FPGA में कॉन्फ़िगर किया जा सकता है।

अतिरिक्त निर्देश मुख्य के साथ प्रोसेसर पाइपलाइन के साथ चलते हैं। वे प्रोग्रामर को दिखाई देने वाले सामान्य रजिस्टरों से डेटा प्राप्त करते हैं और परिणाम को रजिस्टर में वापस कर सकते हैं। ये निर्देश कोप्रोसेसर में कुछ स्थिति को भी बचा सकते हैं। अपवाद होने पर उन्हें अपवाद के द्वारा मारा जा सकता है, उदाहरण के लिए, इस निर्देश का पालन करते हुए पाइपलाइन में:

प्रस्तुति में विस्तृत विवरण है, MIPS microAptiv UP CPU कोर में उपयोगकर्ता-परिभाषित प्रोसेसर निर्देश कैसे जोड़ें और FPGA बोर्ड के लिए कुछ सरल SoC के साथ इसे संश्लेषित करें:



नमूना पाठ से Verilog हार्डवेयर कोड स्निपेट। यह कोड रजिस्टर ट्रांसफर लेवल (RTL) पर लागू होता है, जो कि एक अवक्षेपिक तंत्रिका नेटवर्क की गणना के लिए एक विशेष निर्देश है:

एक कस्टम कोरेक्स्टेंड मॉड्यूल का एक टुकड़ा जो तंत्रिका शुद्ध संगणना के एक विशेष मामले के लिए उपयोगकर्ता-परिभाषित निर्देश (यूडीआई) को लागू करता है:



कल मैं इलेक्ट्रॉनिक और ईडीए पेशेवरों के लिए नहीं, बल्कि डिजिटल माइक्रोइलेक्ट्रॉनिक डिजाइन में करियर की खोज करने के इच्छुक बच्चों के लिए एक और संगोष्ठी में मदद करने के लिए रूस के लिए उड़ान भर रहा हूं। इस यात्रा के लिए मैंने MIPS ओपन FPGA कोर के साथ एकीकृत एक साधारण 2D वीडियोप्रोसेसर बनाया, साथ ही वीजीए के लिए एक हार्डवेयर-ओनली (कोई सीपीयू या सॉफ्टवेयर) गेम का एक उदाहरण। बच्चों को खेल पसंद है और मैं उन्हें RTL कार्यप्रणाली की मूल बातें सिखाने के लिए गेम डिज़ाइन का उपयोग करने जा रहा हूँ:

और अगले सोमवार , 8 जुलाई, मैं ज़ेलेनोग्राड में स्कूली बच्चों के लिए डिजिटल सर्किट विकसित करने की मूल बातें सिखाऊंगा ।

उसके लिए, मैंने FPGA पर सरल स्प्राइट ग्राफिक्स के कार्यान्वयन के उदाहरण लिखे। वेरिलॉग ड्रॉ से संश्लेषित एक सर्किट एक वीजीए स्क्रीन पर स्प्राइट्स को आकर्षित करता है।

यहां एक साफ हार्डवेयर ( जीथब पर स्रोत कोड ) में काम करने का एक उदाहरण है। नौसैनिक युद्ध का एक प्रकार, जहां एक लाल टारपीडो उपग्रह एक दुश्मन नीले पार के लिए शिकार करता है:


और यहां हार्डवेयर और सॉफ्टवेयर के संयोजन का एक उदाहरण है - स्प्राइट्स से सलाम। हार्डवेयर भाग और सॉफ्टवेयर भाग :


हां, और मैंने लास वेगास में अपने भाषण देने का वादा किया। यहाँ एक टुकड़ा है:



लास वेगास स्ट्रिप का दृश्य जब इसके अंधेरा हो रहा है लेकिन अभी तक कोई भीड़ नहीं है:

और पट्टी पर सड़क का दृश्य, जब यह पहले से ही शाम है, लेकिन अभी तक कोई भीड़ नहीं है:



लास वेगास में दो दिनों के दौरान मुझे जुआ खेलने का मौका नहीं मिला, इसलिए मैंने $ 1 के साथ खेला जब सैन जोस के लिए हमारा विमान लास वेगास हवाई अड्डे पर सवार था:

इस समय के लिए, मैं लास वेगास में कभी नहीं खेला, क्योंकि मैं प्रदर्शनी के आसपास घूमता था और इलेक्ट्रॉनिक विषयों पर बात करता था, फिर मैंने एक सेमिनार आयोजित किया। लेकिन विमान में चढ़ते समय, मैंने फिर भी नोट किया, एक डॉलर खो दिया: