आरटीएल परियोजनाओं के तेजी से मॉडलिंग के साधन के रूप में सत्यापनकर्ता का उपयोग करना। यूवीएम का परिचय

यह लेख वेरिलॉग में डिजिटल लॉजिक सर्किटों के मॉडलिंग के लिए मुफ्त सॉफ्टवेयर की स्थापना और उपयोग का वर्णन करेगा, मेंडॉरग्राफिक्स से कैडेंस और मॉडलसिम से वाणिज्यिक उत्पादों के विकल्प के रूप में। ModelSim और Verilator में सिमुलेशन की तुलना। एक सार्वभौमिक सत्यापन पद्धति, यूवीएम पर भी विचार किया जाएगा।

SystemC UVM सॉफ़्टवेयर इंस्टॉलेशन

1. सिंदूर

हार्डवेयर विवरण भाषाओं में से एक verilog है। आप इस भाषा में एक मॉड्यूल लिख सकते हैं।

उदाहरण के लिए, एक काउंटर योजना है:



इसका कोड इस तरह दिखेगा:

reg [3:0]counter; always @(posedge clk or posedge reset)   if(reset)    counter <= 4'd0;   else    counter <= counter + 1'd1; 

सिमुलेशन के बाद, हमें तरंग मिलती है:



यह देखा जा सकता है कि अगले मूल्य, पिछले एक से अधिक, घड़ी की आवृत्ति के सामने काउंटर रजिस्टरों को लिखा जाएगा।

एक लिखित मॉड्यूल में एक अधिक जटिल संरचना हो सकती है, जिसे सभी राज्यों को मैन्युअल रूप से सत्यापित करना मुश्किल होगा। हमें स्वचालित परीक्षण की आवश्यकता होगी। इसके लिए, प्रोग्रामिंग भाषाओं में से एक में एक परीक्षण वातावरण विकसित करना आवश्यक है। परीक्षण वातावरण हमें डिवाइस की एक पूर्ण कार्यात्मक जांच करने का अवसर देगा।

प्रोजेक्ट कोड के परीक्षण के लिए, वेरिलोग, सिस्टमविरलॉग, पायथन (लेखन मॉडल के लिए) जैसी भाषाओं के अलावा, आप सिस्टमसी भाषा का उपयोग कर सकते हैं। SystemC एक ओपन सोर्स C ++ लाइब्रेरी के रूप में लागू सिस्टम-लेवल मॉडल के लिए सिस्टम-स्तरीय डिज़ाइन और सत्यापन भाषा है।

सिस्टमसी का उपयोग करके वेरिलोग मॉड्यूल को सत्यापित करने का एक तरीका यह है कि वेरिलॉग फाइलों को सी ++ में अनुवाद किया जाए। इस सत्यापनकर्ता की सहायता करें।

Verilator सबसे तेज़ मुफ़्त Verilog HDL सिम्युलेटर है जो अधिकांश वाणिज्यिक सिमुलेटरों से आगे निकल जाता है। Verilator संश्लेषित SystemVerilog (आमतौर पर यह टेस्टेड कोड नहीं है) को संकलित करता है, साथ ही SystemVerilog और Synthesis के कुछ बयानों को एकल या बहु-सूत्रित C ​​++ या SystemC कोड में संकलित करता है। वेरिलेटर को बड़ी परियोजनाओं के लिए डिज़ाइन किया गया था जहां सिमुलेशन प्रदर्शन सर्वोपरि है और विशेष रूप से एम्बेडेड सॉफ़्टवेयर डेवलपमेंट टीमों के लिए निष्पादन योग्य प्रोसेसर मॉडल बनाने के लिए उपयुक्त है। वेरिलेटर का उपयोग हजारों मॉड्यूल के साथ कई बहुत बड़े मल्टी मिलियन डॉलर के गेटवे डिजाइनों को अनुकरण करने के लिए किया जाता है और कई आईपी प्रौद्योगिकी प्रदाताओं द्वारा समर्थित है, जिसमें आर्म से आईपी और सभी प्रसिद्ध आरआईएससी-वी आईपी प्रदाता शामिल हैं।

यदि आप NC-Verilog, VCS या किसी अन्य व्यावसायिक Verilog सिम्युलेटर या बहुत छोटे प्रोजेक्ट के लिए Verilog व्यवहार सिम्युलेटर के पूर्ण-प्रतिस्थापन प्रतिस्थापन की अपेक्षा करते हैं, तो सत्यापनकर्ता सबसे अच्छा विकल्प नहीं हो सकता है। हालाँकि, यदि आप Verilog को C ++ या SystemC में संश्लेषित करने का तरीका ढूंढ रहे हैं, और आपकी टीम केवल C ++ कोड लिखने के लिए स्वतंत्र है, तो यह आपके लिए एक मुफ़्त Verilog संकलक है।

उबंटू पर नवीनतम संस्करण स्थापित करने के लिए: आधिकारिक साइट से लिंक से संग्रह डाउनलोड करें।

सेट करें:

 #sudo apt-get install make autoconf g++ flex bison # Prerequisites unsetenv VERILATOR_ROOT # For csh; ignore error if on bash unset VERILATOR_ROOT # For bash tar xvzf verilator*.t*gz cd verilator* ./configure make sudo make install 

2. जीटीके वेव

GTKWave एक पूर्ण विशेषताओं वाला तरंग दर्शक है और आपको vcd से fst प्रारूप में फ़ाइलों को परिवर्तित करने की अनुमति देता है, अधिक सुविधाजनक और तेज।

सेट करें:

 sudo apt-get install gtkwave 

3. SYSTEMC

एक ओपन सोर्स C ++ लाइब्रेरी के रूप में लागू सिस्टम-स्तरीय मॉडल को डिजाइन और सत्यापित करने के लिए एक भाषा।

जैसा कि पहले उल्लेख किया गया है, सिरिलेटर सिस्टमक का समर्थन करता है, इसलिए आपको एक प्रोजेक्ट बनाने की आवश्यकता है जिसमें सिस्टम बेंच पर टेस्ट बेंचमार्क का वर्णन किया जाएगा, और संश्लेषित वेरिलॉग पर स्रोत फाइलें। ऐसा करने के लिए, हमें एक्लेरा द्वारा प्रदान की गई जी ++ कंपाइलर लाइब्रेरी की आवश्यकता है। एक्सेलेरा सिस्टम्स इनिशिएटिव एक स्वतंत्र, गैर-लाभकारी संगठन है जो वैश्विक इलेक्ट्रॉनिक्स उद्योग में उपयोग के लिए सिस्टम स्तर के डिजाइन, सिमुलेशन और सत्यापन मानकों को बनाने, समर्थन, बढ़ावा देने और बढ़ावा देने के लिए समर्पित है।

संग्रह डाउनलोड करें:
http://accellera.org/images/downloads/standards/systemc/systemc-2.3.1a.tar.gz

सेट करें:

 tar -xvf systemc-2.3.1a.tar.gz cd systemc-2.3.1a mkdir objdir sudo ./configure --prefix=/usr/local/systemc-2.3.1a/ sudo make sudo make install cd ../ 

4. SYSTEMC के लिए UVM

यह आलेख एक परियोजना की समीक्षा करेगा जो यूवीएम सत्यापन उपकरण को लागू करता है। सत्यापन पूर्वनिर्धारित संदर्भ आवश्यकताओं के साथ अंतिम उत्पाद की अनुरूपता की पुष्टि है। उनके सत्यापन उपकरण में से एक परीक्षण हो सकता है। आरटीएल विवरण के स्तर पर वास्तविक उपकरणों के मॉडल पर परीक्षण अनुक्रम चलाने के लिए, परीक्षण वातावरण विकसित करना आवश्यक है।

यूवीएम - (यूनिवर्सल वेरिफिकेशन मेथोडोलॉजी) एक सार्वभौमिक सत्यापन पद्धति है, एक मानक जो आईपी ब्लॉक मान्य वातावरण के कुशल विकास और पुन: उपयोग को सक्षम बनाता है। यूवीएम एक सत्यापन पद्धति है, जिसके कार्यों में परीक्षण के तहत इकाई के आसपास एक प्रभावी वातावरण का आयोजन करना शामिल है। इसके फायदे:

• विशिष्ट निर्णय लेने वाले समर्पित ब्लॉकों के रूप में स्पष्ट संरचना
• उद्देश्य;
• बाद की परियोजनाओं में ब्लॉकों का पुन: उपयोग करने की क्षमता;
• सत्यापन का अधिकतम संभव स्वचालन;
• सबसे पूर्ण रिपोर्टिंग सूचना की अनुमति, जब कोई त्रुटि होती है, तो उसके कारणों को जल्द से जल्द और सटीक रूप से पहचानने और समाधान सुझाने के लिए।

UVM कार्यप्रणाली में दो भाग होते हैं: एक परीक्षण वातावरण बनाने के लिए नियमों का एक सेट और सत्यापन के लिए ब्लॉक ब्लॉक्स की एक लाइब्रेरी, उदाहरण के लिए, एक पाठ जनरेटर, सांख्यिकी कलेक्टर आदि। यूवीएम का मुख्य लाभ इसकी बहुमुखी प्रतिभा और तीसरे पक्ष के वातावरण के साथ संगतता है।

चूंकि systemc UVM कार्यप्रणाली का समर्थन करता है, चलो आवश्यक लाइब्रेरी स्थापित करने के लिए आगे बढ़ते हैं।

संग्रह डाउनलोड करें:

https://www.accellera.org/images/downloads/drafts-review/uvm-systemc-1.0-beta2.tar.gz

सेट करें:

 tar -xvf uvm-systemc-1.0-beta2.tar.gz cd uvm-systemc-1.0-beta2/ mkdir objdir sudo ./configure --prefix=/usr/local/systemc_uvm/ --with-systemc=/usr/local/systemc-2.3.1a sudo make sudo make install 

हम एक गठबंधन बनाते हैं:

 sudo mkdir /usr/local/uvm_systemc_aliance 

इस फ़ोल्डर में / usr / स्थानीय / uvm_systemc_aliance / और /usr/local/systemc-2.3.1/ फ़ोल्डर की सामग्री की प्रतिलिपि बनाएँ

लिंक पर तैयार परियोजना डाउनलोड करें:
https://github.com/paprikun/SYSTEMC/

वेरिलेटर उदाहरण फ़ोल्डर खोलें।
आरटीएल फ़ोल्डर में डिवाइस का विवरण होता है। इस उदाहरण में, यह एक PWM नियंत्रक है।
परियोजना के निर्माण के लिए सिम फ़ोल्डर मेकफाइल फ़ाइल में।
Tb फोल्डर में वेरिफायर के लिए कोड होता है। Tb / uvm फ़ोल्डर में uvm वातावरण का एक उदाहरण है। मुख्य फ़ाइल परीक्षण में एक प्रवेश बिंदु है; यह डिवाइस को यूवीएम पर्यावरण के साथ परीक्षण के तहत जोड़ता है।
हम सभी कमांड बनाने के साथ सिम फ़ोल्डर से प्रोजेक्ट बनाने की कोशिश करते हैं। हम एक त्रुटि देखते हैं:

 /usr/local/uvm_systemc_aliance//include/systemc.h:120:16: error: 'std::gets' has not been declared using std::gets; 

हम इसे लाइन 120 को बदलकर ठीक करते हैं:

 #if defined(__cplusplus) && (__cplusplus < 201103L) using std::gets; #endif 

एक बार फिर, हम टेस्टबेंच चलाने और चेतावनी पर ठोकर खाने की कोशिश करते हैं:

 /usr/local/uvm_systemc_aliance//include/sysc/packages/boost/get_pointer.hpp:21:40: warning: 'template<class> class std::auto_ptr' is deprecated [-Wdeprecated-declarations] template<class T> T * get_pointer(std::auto_ptr<T> const& p) 

Auto_ptr को unique_ptr में बदलें।

प्रोजेक्ट असेंबली और सिमुलेशन

अब जब लाइब्रेरी स्थापित हो गई हैं और काम कर रही हैं, तो हम प्रोजेक्ट बना रहे हैं: सभी बनाएं। सिम फ़ोल्डर में सिमू निष्पादन योग्य फ़ाइल दिखाई देनी चाहिए। यह संकलक द्वारा बनाई गई एक वस्तु है। हम इसे ./simu टीम के साथ शुरू करते हैं। निम्नलिखित प्रकट होना चाहिए:

 SystemC 2.3.1-Accellera --- Jun 28 2019 11:39:29 Copyright (c) 1996-2014 by all Contributors, ALL RIGHTS RESERVED Universal Verification Methodology for SystemC (UVM-SystemC) Version: 1.0-beta2 Date: 2018-10-24 Copyright (c) 2006 - 2018 by all Contributors See NOTICE file for all Contributors ALL RIGHTS RESERVED Licensed under the Apache License, Version 2.0 UVM_INFO @ 0 s: reporter [RNTST] Running test ... simulation real time = 9 sec UVM_INFO uvm_default_report_server.cpp(666) @ 179490249010 ps: reporter [UVM/REPORT/SERVER] --- UVM Report Summary --- ** Report counts by severity UVM_INFO : 1 UVM_WARNING : 0 UVM_ERROR : 0 UVM_FATAL : 0 ** Report counts by id [RNTST] 1 UVM_INFO @ 179490249010 ps: reporter [FINISH] UVM-SystemC phasing completed; simulation finished 

जब सिमुलेशन पूरा हो जाता है, तो वफ़रफॉर्म रिकॉर्डिंग समाप्त हो जाती है। Simu.vcd फ़ाइल gtkwave के साथ खोली जा सकती है:



बाईं ओर संकेतों को प्रदर्शित करने के लिए, SystemC का चयन करें, फिर Shift को पकड़कर किसी भी सिग्नल का चयन करें, और परिशिष्ट पर क्लिक करें। जब आप मँडराते हैं तो टूलटिप्स टूलबार पर दिखाई देते हैं। माउस स्क्रॉल काम करता है, आपको शिफ्ट या cntrl रखने की आवश्यकता है।

इस फ़ाइल को दूसरे छोटे में बदलने के भी तरीके हैं।

अगर वहाँ हैं मॉडलिम रूपांतरण करेंगे। टर्मिनल में, vsim कमांड दर्ज करें। टर्मिनल मॉडल में:

 vcd2wlf simu.vcd simu.wlf 

या लिनक्स टर्मिनल में gtkwave का उपयोग कर:

 vcd2lxt simu.vcd simu.lxt vcd2lxt2 simu.vcd simu.lxt2 

सिमुलेशन समय की तुलना करने के लिए, एक समान परियोजना बनाई गई थी, लेकिन पहले से ही मॉडलिम के लिए । फोल्डर मॉडलिम_एक्सप्लिमेंट। इसी तरह UVM वातावरण बनाया गया। वाक्य रचना इस तथ्य के बावजूद समान है कि विभिन्न भाषाएं। यदि आपने मॉडलम को uvm समर्थन के साथ स्थापित किया है, तो आप मेक ऑल कमांड चला सकते हैं।

दोनों परियोजनाओं में पर्यावरण के अलावा, माप का वास्तविक समय सिमुलेशन लिया गया था।

समय में, अंतर निकला:

जैसा कि आप तालिका से देख सकते हैं, सत्यापनकर्ता को एक फायदा है। डेटा 8GB रैम, 8-कोर प्रोसेसर, 800 MHz के साथ एक कोर लोड करने वाले PC के लिए प्रस्तुत किया जाता है।

फ़ाइल आकार की तुलना करें:

यहां पर वेरिलेटर खो जाता है, लेकिन आप वेवफॉर्म और ट्रेस डेप्थ बनाने के साथ प्रयोग कर सकते हैं, रिकॉर्डिंग अवधि (वेवफॉर्म रिकॉर्डिंग की शुरुआत और अंत को स्थानांतरित किया जा सकता है)। आपके साथ काम करने के लिए कौन सी फ़ाइल है।

परीक्षण के दौरान, सिमुलेशन के समय के अलावा, बस में इनपुट डेटा के पढ़ने में एक विसंगति पाई गई थी। यदि क्लक फ्रंट के दौरान बस से डेटा बदलता है, तो मॉडलिम पहले सामने वाले डेटा को पढ़ता है, पहले सत्यापनकर्ता:

 input clk; input [7:0] in; reg [7:0] in_last_ ; ... always @(posedge clk) begin ... in_last_ <= in; ... end 

परीक्षण के दौरान, इस बिंदु को ध्यान में रखा जाना चाहिए, क्योंकि विभिन्न सिमुलेटरों के लिए परीक्षण वातावरण का हिस्सा अलग तरह से काम करेगा।

इसके अलावा, सत्यापनकर्ता सिग्नल की "x" स्थिति को ध्यान में नहीं रखता है और "0" में सब कुछ अनुवाद करता है;

UVM TESTBENCH

परीक्षण वातावरण, tb / uvm फ़ोल्डर पर विचार करें।

यूवीएम टेस्टबेंच डिवाइस के ऊपर का वातावरण है। इस उदाहरण में, डिवाइस PWM नियंत्रक है। यूवीएम पर्यावरण आरेख:



जैसा कि आप आरेख में देख सकते हैं, यूवीएम में ब्लॉक (कक्षाएं) शामिल हैं। प्रत्येक ब्लॉक अपने कार्य करता है। उदाहरण परीक्षण वातावरण के संभावित लेआउट में से एक को दर्शाता है। प्रत्येक वर्ग का नाम और कार्यक्षमता उस वर्ग से मेल खाती है जहां से उसे विरासत में मिला है। आइए प्रत्येक वर्ग पर अधिक विस्तार से विचार करें।

पर्यावरण- फ़ाइल env.h या env.svh। यह एक ऐसा वर्ग है जिसमें एक या अधिक एजेंट वर्ग हो सकते हैं, जिसमें तीन वर्ग जुड़े होते हैं: सीक्वेंसर, ड्राइवर, मॉनिटर। उदाहरण में कोई एजेंट नहीं है, लेकिन इसका कार्य एनवी वर्ग में लागू किया गया है। परीक्षण के लिए हमें कुछ अनुक्रमों को लिखने की आवश्यकता है - अनुक्रमण।

चलिए सीक्वेंस स्टार्टिंग कोड पर चलते हैं:

 sequence_[n]->start(sqr, NULL); 

सीक्वेंसर (सीक्वेंसर) - फाइल sequncer.h। सिस्टम वेरिलॉग में, यह डिफॉल्ट सीक्वेंसर का उपयोग करने के लिए निकला। एक वर्ग जिसमें एक या अधिक अनुक्रम (अनुक्रम) होते हैं (फाइलें अनुक्रम_ए.एच, अनुक्रम_एएसवीएचएच)। प्रत्येक अनुक्रम क्रियाओं की एक श्रृंखला है। इनमें से एक कार्रवाई लेनदेन भेजना हो सकती है। लेनदेन - एक वर्ग से दूसरे वर्ग में डेटा स्थानांतरित करना। जिस वर्ग में लेन-देन का वर्णन किया गया है वह बस_ट्रेन है। नीचे दो वर्गों का वर्णन है, जिनमें से प्रत्येक में वैचारिक रूप से अपने विशिष्ट कार्य हैं: ड्राइवर और मॉनिटर।

चालक - फ़ाइल drv.h, drv.svh। एक वर्ग जो एक अनुक्रमक से लेनदेन प्राप्त करता है और उन्हें संकेतों में अनुवाद करता है। ड्राइवर निचले स्तर पर एक सीक्वेंसर सहायक के रूप में कार्य करता है। एक पैकेज भेजने पर विचार करें।

अनुक्रम एक लेनदेन विंडो खोलता है, चालक इस घटना का पता लगाता है और डेटा प्राप्त करना शुरू कर देता है। सीक्वेंस ड्राइवर की प्रतिक्रिया का इंतजार कर रहा है। ड्राइवर डिवाइस के लिए संकेतों का अनुकरण करता है, फिर सीक्वेंसर को संकेत देता है कि खिड़की बंद हो सकती है। विचार यह है कि सीक्वेंसर उच्च स्तर पर काम करता है, और ड्राइवर निचले स्तर पर।

सिग्नल डिवाइस के इंटरफेस बस के माध्यम से जुड़े हुए हैं। इंटरफ़ेस vip_if.h, vip_if.svh फ़ाइलों में वर्णित है।

अगला, आपको यह जांचने की आवश्यकता है कि आउटपुट सिग्नल अपेक्षित लोगों से मेल खाते हैं या नहीं। दो समाधान हैं:

• डिवाइस के लिए एक मॉडल लिखना
• यूवीएम एजेंट के माध्यम से सिग्नल सत्यापन

उदाहरण में, दूसरा विकल्प माना जाता है। कार्यात्मक स्तर पर डिवाइस का परीक्षण करने के लिए, आउटपुट की अपेक्षा के साथ तुलना करना आवश्यक है। डिवाइस के लिए आवश्यकता सेट सिग्नल ड्यूटी चक्र और सिग्नल अवधि की शुद्धता थी। आउटपुट सिग्नल की निगरानी के लिए, एक नया वर्ग लिखा जाता है - मॉनिटर (फाइल मॉनिटर, एच, मॉनिटर.एसवीएच)। आमतौर पर, एक परीक्षण वातावरण में, मॉनिटर लेनदेन में संकेतों को उच्च स्तर पर स्थानांतरित करता है और इसे तुलना वर्ग - स्कोरबोर्ड पर भेजा जाता है।

इस उदाहरण में, संकेतों की तुरंत जाँच की जाती है। अपेक्षित मूल्य और मापा के बीच विसंगति के मामले में, परीक्षण बंद हो जाता है।