निरपेक्ष शुरुआती के लिए इंटेल साइक्लोन वी पर एक नंगे-धातु अनुप्रयोग का निर्माण

डबल-कोर ARM Cortex A9 के साथ SocKit जैसे विकास बोर्ड पर लिनक्स स्थापित करना रॉकेट साइंस नहीं है। बोर्ड का एक निर्माता रेडी-टू-यूज़ इमेज का समर्थन करता है, जो एसडी कार्ड या किसी अन्य मीडिया पर इंस्टॉल करने के लिए उपयुक्त है। लेकिन क्या होगा अगर आप नंगे धातु को छूने के लिए तरस रहे हैं, एक कोड की गर्दन-ब्रेकिंग गति एक ओएस कोर द्वारा नियंत्रित नहीं है? खैर, यह संभव है, लेकिन इतना आसान और स्पष्ट नहीं है। इस लघु निबंध में, मैं आपको चरण-दर-चरण निर्देश दूंगा, कि कैसे आप चक्रवात V SoC पर पहली बार नंगे-धातु अनुप्रयोग का निर्माण और उसे चला सकते हैं, जो SoC के HPS सबसिस्टम के ARM Cortex A9 कोर का उपयोग करता है।

आपको Intel (Altera) Cyclone V SoC के साथ विकास बोर्ड की आवश्यकता है। मैंने SoCKit बोर्ड का उपयोग किया:



मैं इस लेख में वर्णित सभी चीजें डेबियन जेसी में कर रहा हूं। आप इसी परिवर्तन के साथ अन्य लिनक्स सिस्टम या विंडोज का उपयोग कर सकते हैं।

और आपको DS-5 IDE की आवश्यकता है। और, दुर्भाग्य से, मुफ्त संस्करण आपको नंगे-धातु कोड को संकलित करने की अनुमति नहीं देता है। आपको पूर्ण संस्करण की आवश्यकता है।

1. तैयारी

आपके पास DS-5 का पूर्ण संस्करण होने के बावजूद, आपको मुफ्त DS-5 Altera संस्करण स्थापित करने की आवश्यकता है। दोनों संस्करणों को sudo मोड में, अलग-अलग निर्देशिकाओं में, उदाहरण के लिए: / home / user / IntelFPGA के लिए DS-5 Altera संस्करण, और / home / उपयोगकर्ता / DS-5 के पूर्ण संस्करण के लिए स्थापित किया जाना चाहिए। आपको स्थापना प्रक्रिया के दौरान हाथ से पथ दर्ज करना चाहिए।

2. आईडीई रनिंग

2.1। सबसे पहले, स्क्रिप्ट /home/user/intelFPGA/16.1/embedded/embedded_command_shell.sh चलाएं, फिर एक निर्देशिका को / घर / उपयोगकर्ता / DS-5 / बिन में बदलें और IDE चलाएं

$ ./eclipse & 

स्क्रिप्ट वातावरण चर सेट करता है। जब सिस्टम शुरू होता है तो चर सेट करने के लिए आपको फ़ाइल /home/user/.profile में निम्न पंक्ति जोड़ना चाहिए:

 QUARTUS_ROOTDIR=/home/user/intelFPGA/16.1/qprogrammer export PATH=$PATH:/usr/local/gcc-arm-none-eabi-5_4-2016q3/bin/:/home/user/intelFPGA/16.1/embedded/host_tools/mentor/gnu/arm/baremetal/bin/ 

यदि यह आवश्यक है, तो otter आवश्यक चर जैसे QSYS_ROOTDIR के लिए एक समान रेखा जोड़ें।

इसके अलावा, आपको क्वार्टस प्राइम को स्थापित करने और चलाने की आवश्यकता है। आइए विचार करें, कि क्वार्टस की स्थापना निर्देशिका /home/user/intelFPGA/16.1/quartus/ है।

Run Quartus Prime, जो /home/user/intelFPGA/16.1/quartus/bin/quartus पर स्थित है, और यह JTAG प्रोग्रामर उपयोगिता है, जो /home/user/intelpPGA/16.1/qprogrammer/bin/quartus_pgmw पर स्थित है।

3. SoCkit कनेक्ट कर रहा है

3.1। SoCkit बोर्ड को कंप्यूटर से कनेक्ट करें। "USB ब्लास्टर (JTAG)" और "USB to UART" नाम के बोर्ड के बंदरगाहों पर माइक्रोयूएसबी केबल कनेक्ट करें।

3.2। बोर्ड को चालू करें और दर्ज करें:

 $ ls /dev/bus/usb/001 001 002 003 

अंतिम संख्या (003) एक JTAG इंटरफ़ेस है। लिखने के लिए अनुमतियाँ सेट करें:

  $ sudo chmod 666 /dev/bus/usb/001/003 

आपको इसे बोर्ड पर चालू करने के लिए हर बार करना होगा।

3.3। TTY टर्मिनल की सेटिंग

आप इस कमांड का उपयोग कर सकते हैं:

 screen /dev/ttyUSB0 115200 

4. प्रीलोडर का निर्माण (यू-बूट-स्प्ल)

4.1। फ़ाइल sockit_ghrd_16.0.tar.gz डाउनलोड करें और इसे अनपैक करें। उदाहरण के लिए, इसे / घर / उपयोगकर्ता / ghrd-16 / sockit_ghrd पर अनपैक करें ।

4.2। क्वार्टस प्राइम चलाएं और फ़ाइल खोलें /home/user/ghrd-16/sockit_ghrd/soc_system.qpf।

4.3। Qsys (उपकरण / Qsys) चलाएँ। फ़ाइल खोलें /home/user/ghrd-16/sockit_ghrd/soc_system.qsys। एचडीएल उत्पन्न / उत्पन्न करें और क्यूएस छोड़ दें।

4.4। क्वार्टस प्राइम में असेंबलर चलाएं।

4.5। भागो bsp- संपादक: / home / user / intelFPGA / 16.1 / embedded / host_tools / altera / preloadergen /bsp-editor। एक नया प्रोजेक्ट बनाएं: फ़ाइल / नया एचपीएस बीएसपी। फ़ील्ड में " प्रीलोडर सेटिंग निर्देशिका " "लिखना" / घर / उपयोगकर्ता / ghrd-16 / sockit_ghrd / hps_isw_handoff / soc_system_hps_0। "

4.6। प्रीलोडर सेट करें। टैब पर जाएं उन्नत। Watchdog_enable को बंद करें। यदि आप JTAG के माध्यम से डिबग संदेश देखना चाहते हैं, तो आप सेमीहॉस्टिंग पर स्विच कर सकते हैं। इसके बाद Generate और press को दबाएँ।

4.7। स्टार्टअप संदेश को बदलना संभव है। उदाहरण के लिए, फ़ाइल सॉफ़्टवेयर / spl_bsp / uboot-socfpga / board / altera / socfpga / socfpga_cyclone5.c में स्ट्रिंग " BOARD: Altera SOCFPGA चक्रवात V बोर्ड " को दूसरे पर बदलें :

 /* * Print Board information */ int checkboard(void) { #ifdef CONFIG_SOCFPGA_VIRTUAL_TARGET puts("BOARD : Altera VTDEV5XS1 Virtual Board\n"); #else //puts("BOARD : Altera SOCFPGA Cyclone V Board\n"); puts("ARM preloader build by 32-bit.me\n"); #endif return 0; } 

4.8। पर्यावरण चर SOCEDS_DEST_ROOT को /home/user/intelFPGA/16.1/embedded पर सेट किया जाना चाहिए:

 export SOCEDS_DEST_ROOT=/home/user/intelFPGA/16.1/embedded 

अब डायरेक्टरी में जाएं

 /home/user/ghrd-16/sockit_ghrd/software/spl_bsp 

और बनाते हैं । एक त्रुटि "मेक: mppimage: कमांड नहीं मिली" के साथ विफल हो सकता है, लेकिन इसे यू-बूट-स्प्ल फ़ाइल को पथ / घर / उपयोगकर्ता / ghrd-16 / sockit_ghrd / software / spl_app / uboot-socfpga / spl में बनाना चाहिए / यू-बूट-स्प्ल ।

4.9। प्रीलोडर का परीक्षण

4.9.1। आपको प्रीलोडर चलाने के लिए FPGA छवि (जिसमें ".sof" एक्सटेंशन है) की आवश्यकता नहीं है। डीएस -5 चलाएं, और "रन / डिबग कॉन्फ़िगरेशन" खोलें।

4.9.2। फ़ील्ड में कनेक्शन को CV SoCKit 1-1 विकल्प सेट करना चाहिए। यदि ऐसा नहीं है, तो "ब्राउज़ करें" बटन दबाएं और इस विकल्प को सेट करें। यदि कोई त्रुटि दिखाई देती है, तो 3.1-3.2 करें।

4.9.3। फ़ाइल टैब पर फ़ाइल यू-बूट-स्प्ल सेट करें, "डाउनलोड करने के लिए होस्ट पर एप्लिकेशन" फ़ील्ड में: / होम / उपयोगकर्ता / ghrd-16 / sockit_ghrd / सॉफ्टवेयर / spl_bsp / uboot-socfpga / spl / u-boot-spl । ध्वज "लोड प्रतीकों" सेट करें। "फ़ाइलें" फ़ील्ड खाली रहें।

4.9.4। डिबगिंग टैब पर लॉन्च होने वाली डिबगिंग स्क्रिप्ट को बंद करें।

4.9.5। टर्मिनल उपयोगिता (उदाहरण के लिए, स्क्रीन ) चलाएं और "डीबग" बटन दबाएं। प्रीलोडर को मेमोरी में लोड किया जाता है और एक डिबगर लॉन्च करने के लिए तैयार है। "जारी रखें" बटन (या F8) दबाएं और संदेश देखें:

 U-Boot SPL 2013.01.01 (Jun 24 2017 - 19:49:33) ARM preloader build by 32-bit.me CLOCK: EOSC1 clock 25000 KHz CLOCK: EOSC2 clock 25000 KHz CLOCK: F2S_SDR_REF clock 0 KHz CLOCK: F2S_PER_REF clock 0 KHz CLOCK: MPU clock 925 MHz CLOCK: DDR clock 400 MHz CLOCK: UART clock 100000 KHz CLOCK: MMC clock 50000 KHz CLOCK: QSPI clock 370000 KHz RESET: COLD SDRAM: Initializing MMR registers SDRAM: Calibrating PHY SEQ.C: Preparing to start memory calibration SEQ.C: CALIBRATION PASSED SDRAM: 1024 MiB ALTERA DWMMC: 0 Card did not respond to voltage select! spl: mmc init failed: err - -17 ### ERROR ### Please RESET the board ### 

इसका मतलब है कि प्रीलोडर सफलतापूर्वक शुरू हुआ।

4.9.6। सत्र प्रेस बटन डिबग करने के बाद "लक्ष्य से डिस्कनेक्ट करें" और "कनेक्शन निकालें"।

5. नंगे-धातु मोड के लिए एक हैलो वर्ल्ड लिखें।

5.1। प्रोजेक्ट ArrowSocKit_BareMetal_GNU.zip डाउनलोड करें। 2.1 के रूप में पर्यावरण चर सेट करें। डीएस -5 चलाएँ, संग्रह से परियोजना को आयात करें ( फ़ाइल / आयात / मौजूदा परियोजना कार्यक्षेत्र में , तीरंदाजी फ़ाइल का चयन करें )। अनपैक्ड प्रोजेक्ट डायरेक्टरी / होम / यूजर / डीएस-5-वर्कस्पेस / बरेमेटलबूट-जीएनयू में दिखाई देता है।

5.2। आप प्रोजेक्ट को बनाने की कोशिश कर सकते make , लेकिन यह अभी तक नहीं बनाया जा सकता है। प्रोजेक्ट बनाने के लिए, निम्न कार्य करें।

5.3। निर्देशिका /home/user/intelFPGA/16.1/embedded/ip/altera/hps/altera_hps/hwlib को / home / user / DS-5-Workspace / में कॉपी करें। यहाँ फ़ोल्डर src और शामिल हैं , और उनमें से प्रत्येक में social_cv_av और soc_a10 निर्देशिकाएं हैं। आप soc_a10 नाम की निर्देशिका को हटा सकते हैं। उसके बाद libcs3.a, libcs3arm.a, libcs3unhosted.a को /home/user/intelFPGA/16.1/embedded/host_tools/mentor/gnu/arm-baremetal/arm-altera-eabi/lib से कॉपी करें । परियोजना निर्देशिका (/ घर / उपयोगकर्ता / DS-5-कार्यक्षेत्र / BareMetalBoot-GNU) के लिए। फ़ाइल arm-names.inc को /home/user/intelFPGA/16.1/embedded/host_tools/mentor/gnu/arm/baremetal/arm-altera-eabi-lib/cortex-a9/ से / home / user / DS- से कॉपी करें। 5-कार्यक्षेत्र / बरेमेटलबूट-जीएनयू / ।

5.4। Makefile के परिवर्तन में "CROSS_COMPILE: = arm-none-eabi-" को "CROSS_COMPILE: = arm-altera-eabi-"। hlib का मार्ग भी बदलें: HWLIBS_ROOT: = / home / user / DS-5-Workspace / hllib

5.5। अब make रन। और सभी त्रुटि संदेश पढ़ें। अगर कुछ प्रतीक नहीं मिल रहा है, तो आपको इसे निर्देशिका hwlib / src / soc_cv_av और hwlib / / / soc_cv_av में शामिल करना चाहिए, और hwlib / src और hllib में एक प्रतिलिपि बनाना चाहिए और इसी को शामिल करना चाहिए। जब आप सभी फ़्यूज़ ढूंढ लेते हैं, तो "mkimage: not found" त्रुटि के साथ विफल हो जाते हैं, लेकिन यह महत्वपूर्ण नहीं है, क्योंकि हमें केवल test.axf फ़ाइल की आवश्यकता है।

5.6। एक अनुप्रयोग चल रहा है

5.6.1। एक एप्लिकेशन को चलाने के लिए एक FPGA छवि (.sof फ़ाइल) को लोड करना आवश्यक है, जिसे हमने प्रीलोडर बनाते समय उत्पन्न किया था। प्रोग्रामर को चलाएं जैसा हमने 2.1 में किया था। नीचे "हार्डवेयर सेटअप" के दाईं ओर "सीवी SoCKit [1-1]" पाठ होना चाहिए। यदि ऐसा नहीं है, तो आपको JTAG पोर्ट के लिए लिखित अनुमति निर्धारित करनी चाहिए (ऊपर देखें) औरहार्डवेयर सेटअप बटन पर क्लिक करें।

5.6.2। "ऑटो डिटेक्ट" पर क्लिक करें और सूची से एक मनमाना विकल्प चुनें। आपको दो उपकरणों का एक कॉन्फ़िगरेशन दिखाई देता है: एक वह है जिसे आपने चुना है (उदाहरण के लिए, 5CSEBA6) और दूसरा है SOCVHPS। पहला डिवाइस निकालें: इसे चुनें और डिलीट दबाएं। "फ़ाइल जोड़ें" दबाएं और छवि फ़ाइल (/home/user/ghrd-16/sockit_ghrd/output_files/soc_system.sof) खोलें। SOCVHPS के दाईं ओर एक नया उपकरण दिखाई दिया। इसे माउस के साथ चेन में पहले स्थान पर ले जाएं। इसके बाद, स्टार्ट को दबाएं और छवि को अपलोड करें।

5.6.3। डीएस -5 में "फाइलें" टैब पर "डिबग कॉन्फ़िगरेशन" खोलें। "डाउनलोड करने के लिए होस्ट पर एप्लिकेशन" लाइन पर फ़ाइल यू-बूट-स्प्ल सेट करें। "लोड प्रतीक" पर एक चिह्न निकालें। फ़ाइल "test.axf" को "फाइल" लाइन पर सेट करें। डीबगर टैब पर "रन लक्ष्य आरंभीकरण डिबगर स्क्रिप्ट चलाएँ" की जाँच करें और वें प्रोजेक्ट डायरेक्टरी में स्थित स्क्रिप्ट फ़ाइल "डीबग-अनहॉस्टेड .ds" सेट करें। फ़ाइल में प्रीलोडर के लिए पथ संपादित करें:
# Load the SPL preloader into memory.
#
loadfile "/home/user/ghrd-16/sockit_ghrd/software/spl_bsp/uboot-socfpga/spl/u-boot-spl" 0x0


TTY टर्मिनल स्क्रीन चलाएँ और डीबग दबाएँ। फिर प्रीलोडर शुरू होगा, एक आवेदन अपलोड किया जाएगा, और प्रोग्राम के एक शुरुआती बिंदु पर एक डिबगर सेट किया जाएगा। "जारी रखें" बटन दबाएं। टर्मिनल की एक विंडो में आपको प्रीलोडर का आउटपुट दिखाई देगा, जैसा कि ऊपर दिखाया गया है, फिर निम्नलिखित हैं:

 Disabled interrupts because preloader enabled ECC interrupts. Global Timer value at startup = 0x000000005A10B609 CPU frequency is 925000000 hertz. DDR frequency is 400000000 hertz. MPU peripheral frequency is 231250000 hertz. MB ZERO remapped to SDRAM. L3 interconnect remapped as inaccessible and SDRAM. Interrupt controller system API initialized. MMU initialized and enabled. L1 and L2 cache system initialized and enabled. GIC interrupts enabled. PIT started. PIT interrupt registered and enabled. GPIOs initialized. UART0 initialized. L3 interconnect remapped as accessible and SDRAM. Bridges initialized. Boot completed. Boot milestones: New buffer !ESTONE : GT TICKCOUNT : INCREMENTAL : CUMULATIVE initial GT : 0x000000005A10B609 : 0.000us : 0.000us frequency capture : 0x000000005A119D58 : 256.065us : 256.065us initial remapping : 0x000000005A11C936 : 48.562us : 304.627us interrupt sys init : 0x000000005A139FED : 521.094us : 825.721us mmu init : 0x000000005A62D774 : 22449.985us : 23275.706us cache init : 0x000000005A65CF96 : 841.488us : 24117.194us interrupts enabled : 0x000000005A65D0D7 : 1.388us : 24118.582us pit start : 0x000000005A65DD2E : 13.661us : 24132.242us pit enabled : 0x000000005A65DF67 : 2.461us : 24134.703us gpio init : 0x000000005A65FC12 : 31.736us : 24166.439us uart0 init : 0x000000005A66084D : 13.539us : 24179.978us fpga config : 0x0000000000000000 : 79769704095969360.000us : 79769704095993552.000us last remapping : 0x000000005A660981 : 6558428.303us : 24181.310us bridge init : 0x000000005A6611B6 : 9.085us : 24190.396us complete : 0x000000005A661222 : 0.467us : 24190.863us Hello world, 32bit-me! 

बधाई! आपने कॉर्टेक्स-ए 9 कोर पर सिर्फ अपना पहला नंगे-धातु अनुप्रयोग चलाया है।